设计人员经常会问到关于运算放大器耐受电气过应力的问题。这些问题侧重于器件输入，同时也会涉及电源引脚甚至输出引脚。这些不同的引脚功能均具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过应力限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路以及与电气过载事件的关联性会有所帮助。请参阅图 8-3，了解 OPAx182 中包含的 ESD 电路的图示（用虚线区域指示）。ESD 保护电路涉及多个电流驱动二极管。这些二极管从输入和输出引脚方向连接回内部供电线路，并且均连接到运算放大器的内部吸收器件。该保护电路在电路正常工作时处于未激活状态。

ESD 事件可产生短时高电压脉冲，随后在通过半导体器件放电时转换为短时高电流脉冲。ESD 保护电路设计在运算放大器核心周围，旨在为其提供电流路径，以防止造成损坏。保护电路吸收的能量将以热量形式耗散。

当 ESD 电压作用于两个或多个放大器引脚时，电流将流经一个或多个驱动二极管。根据电流所选路径，该路径上的吸收器件可能激活。吸收器件具有触发或阈值电压，该电压高于 OPAx182 的正常工作电压，但低于器件击穿电压。超出该阈值后，吸收器件会迅速激活并将电源轨上的电压钳制在安全的水平。

当运算放大器接入某个电路（如图 8-3 中所示）时，ESD 保护元件将保持未激活状态，并且不会介入应用电路的运行。不过，如果施加的电压超出指定引脚的工作电压范围，可能会引起一些问题。如果出现这种情况，则存在部分内部 ESD 保护电路可能被偏置并传导电流的风险。任何此类电流都将流经导流二极管路径，但很少涉及吸收器件。

图 8-3 给出了一个具体示例，其中输入电压 (V_IN) 高于正电源电压 (V+) 500mV 甚至更多。电路中将发生的大多数情况取决于电源特性。如果 V+ 能够灌入电流，那么上面的一个输入导流二极管就会导通，并将电流传导至 +V_S。越来越高的 V_IN 会带来过高的电流。因此，数据表规范建议将应用的输入电流限制为 10mA。

如果电源无法吸收电流，V_IN 会开始将电流拉至运算放大器，然后作为正电源电压源进行接管。这种情况比较危险，因为该电压可能会超出运算放大器的绝对最大额定值。

另一个常见问题是，如果在电源 V+ 或 V– 为 0V 时向输入端施加输入信号，放大器如何响应。同样，这个问题取决于电源在 0V 或低于输入信号幅度时的特性。如果电源呈现高阻抗状态，则运算放大器电源电流可由输入源通过导流二极管进行提供。但该状态并非正常偏置条件，放大器极有可能无法正常工作。如果电源表现为低阻态，则通过钳位二极管的电流将变得非常大。电流水平取决于输入源的供电能力以及输入路径中的所有电阻。

如果不确定电源对该电流的吸收能力，则必须在电源引脚处添加外部齐纳二极管，如图 8-3 中所示。必须正确选择齐纳电压，以便二极管不会在正常工作期间导通。不过，齐纳电压必须足够低，以便齐纳二极管在电源引脚电压上升至超过安全工作电源电压水平时导通。

(1) V_IN = V+ + 500mV。

(2) TVS：40V > V_{TVSBR (min)} > V+，其中 V_{TVSBR (min)} 是瞬态电压抑制器击穿电压的最小额定值。

(3) 过压条件下的建议值为约 5kΩ。

图 8-3 与典型电路应用相关的等效内部 ESD 电路