ZHCSOY4C September 2021 – February 2026 LMK1D2102 , LMK1D2104
PRODUCTION DATA
3 说明
LMK1D210x 时钟缓冲器将两个时钟输入（IN0 和 IN1）分配给总共多达 8 对差分 LVDS 时钟输出（OUT0、OUT7），通过超小偏斜实现时钟分配。每个缓冲器块由一个输入和最多 4 个 LVDS 输出组成。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下，必须将连接至 LMK1D210x 输入的 1.8V、2.5V、3.3V LVCMOS 时钟驱动中所示的适当偏置电压施加到未使用的负输入引脚。
使用控制引脚 (EN) 可以启用或禁用输出组。如果此引脚保持开路，则包含所有输出的两个缓冲器将被启用，如果切换到逻辑“0”，则两个组以及所有输出将被禁用（静态逻辑“0”），如果切换到逻辑“1”，则一个组及输出将被禁用，而另一个组及输出将被启用。该器件支持失效防护功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
该器件可在 1.8V 或 2.5V 或 3.3V 电源环境下工作，额定温度范围是 –40°C 至 105°C（环境温度）。下表中显示了 LMK1D210x 封装类型：
封装信息
| 器件型号 | 封装(1) | 封装尺寸(2) |
|---|---|---|
| LMK1D2102 | RGT（VQFN，16） | 3.00mm × 3.00mm |
| LMK1D2104 | RHD（VQFN，28） | 5.00mm × 5.00mm |
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
应用示例