Date Letter Revision History Changes Intro HTMLI (December 2017)to RevisionJ (May 2023)
- 更新了整个文档中的表格、图和交叉参考的编号格式Go
- 添加了器件功能模式、应用信息、典型应用 和布局 部分Go
- 在特性 部分中添加了 LVPECL、LVDS、HCSL 和 LVCMOS 的频率范围Go
- 向应用 添加了 PCIe 5.0 和 6.0Go
- 在封装信息 表中添加了 LMK00301AGo
- 添加了 PCIe 5.0 与 PCIe 6.0 附加抖动规格到电气特性。Go
- 在电气特性 表中，将 HCSL 最大输出频率范围 更改为 800MHz。Go
- 添加了 HCSL 占空比和 ΔVCROSS
的测试条件到电气特性。Go
- 更新了典型特性 部分中 HCSL、LVDS 和 LVPECL 在 100MHz 下的相位噪声 典型图。Go
- 在典型特性 部分中添加了 HCSL 输出摆幅 (VOD) 与频率间的关系 典型图。Go
- 将时钟输入 和时钟输出 移至器件功能模式 部分。Go
- 在应用信息 中添加了应用用例Go
- 在典型应用 部分中添加了 PCI Express 应用示例。Go
- 在设计要求 部分添加了驱动时钟输入 和晶体接口 主题。Go
- 将时钟驱动器端接和使用 内容移至详细设计过程 部分。Go
- 在应用性能图 部分中添加了 HCSL 相位噪声图。Go
- 在布局指南 部分添加了新的布局指南。Go
- 在布局示例 部分中添加了 LMK00301 的 PCB 布局示例。Go