ZHDS067A January   2026  – June 2026 JFE2325

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 高输入阻抗
      2. 6.3.2 精度匹配
      3. 6.3.3 静电放电 (ESD) 灵敏度
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 输入偏置二极管
    2. 7.2 典型应用
      1. 7.2.1 驻极体电容式麦克风的共源极放大器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
    3. 7.3 系统示例
    4. 7.4 电源相关建议
    5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™ 仿真软件（免费下载）
        3. 8.1.1.3 TI 参考设计
        4. 8.1.1.4 滤波器设计工具
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1.1 输入偏置二极管

用于与驻极体麦克风音头配合使用的 JFET 在栅极和源极端子之间集成一个额外的二极管，如 图 7-1 所示，标记为 DG。当电源直接交流耦合到栅极时，该二极管的主要用途是帮助使 VGS 保持接近 0V。如 图 7-1 所示，当在 JFET 的漏极和源极之间施加电压源时，一个非常小的漏电流流经 JFET 的漏极至栅极结 (IL1)。如果未补偿该漏电流，栅极电压会持续升高，直到 JFET 的栅源结正向偏置足以平衡电流。使栅源结处于正向偏置状态会带来多种负面影响，包括输入电阻降低和输入电容增加。栅极二极管 DG 提供了额外的泄漏路径 (IL2)，以补偿漏极到栅极的泄漏 (IL1)，保持 VGS 电压接近 0V，并保持高输入阻抗。

JFE2325 JFE2325 输入泄漏路径图 7-1 JFE2325 输入泄漏路径

图 7-2 显示了 JFE2325 栅极电流与 VGS 之间的函数关系。当 VGS 值处于 ±100mV 范围内时，可保持极高的输入阻抗。正常运行时，使用交流耦合输入信号源，VGS 稳定至大约 50mV。电压超过 ±100mV 会导致栅极电流大幅增加。

JFE2325 JFE2325 栅极电流与栅源电压间的关系图 7-2 JFE2325 栅极电流与栅源电压间的关系