ZHCSYW8A September 2025 – May 2026 ISOTMP35R
PRODUCTION DATA
7.3.2.2 驱动容性负载
ISOTMP35R 的输出级能够驱动实际系统中常见的电容负载，包括 ADC 输入、PCB 互连及外部滤波网络。在不额外串联隔离电阻的情况下，该器件支持高达 2.2nF 的电容负载，同时可保持至少 45° 的相位裕度。在该条件下，可以直接连接多个 ADC 输入及短 PCB 走线，无需外部缓冲。
对于电容负载较大的应用，串联隔离电阻器 (RISO) 可改善环路稳定性。该电阻器将输出级与负载电容隔离开来，并减小负载引入的相移，从而防止振荡或过大的峰值。图 7-2 展示了相位裕度随负载电容和 RISO 变化的仿真曲线。
图 7-2 不同 RISO
值下相位裕度与电容负载的仿真关系当 RISO 大于或等于 300Ω 时，该器件在整个电容负载范围内可保持大于或等于 45° 的相位裕度，从而能够独立于负载电容稳定运行。此特性简化了系统设计，在包含长 PCB 走线、电缆或大容量输入滤波电容器的应用中无需严格控制负载电容。图 7-3 展示了使用 RISO 将输出与大电容负载相隔离的典型实现方案。
图 7-3 使用串联隔离电阻器 (RISO) 驱动电容负载表 8-3 提供了典型电容负载范围的建议 RISO 值。这些数值基于 图 7-2 所示相位裕度特性得出，为维持稳定运行提供了实用的设计指导。
| CLOAD 范围 | RISO = 0Ω | RISO = 100Ω | RISO = 200Ω | RISO ≥ 300Ω |
|---|---|---|---|---|
| < 2.2nF | ≥ 50° | ≥ 50° | ≥ 50° | ≥ 55° |
| 2.2nF – 47nF | 25° – 45° | 35° – 50° | 40° – 55° | ≥ 45° |
| 47nF – 1µF | ≥ 25° | ≥ 40° | ≥ 55° | ≥ 65° |
| > 1µF | ≥ 70° | ≥ 90° | ≥ 90° | ≥ 90° |
如表 8-3 所示，相位裕度在中等电容负载区域（约 2nF 至 50nF）呈现最小值，该区域中输出级与负载电容的相互作用引入了额外的相移。随着负载电容进一步增加，输出极点会移至较低的频率，从而降低环路带宽，并导致在累积显著的高阶相位滞后之前发生增益交越。这种行为可改善较高容性负载下的相位裕度，并实现更稳定的主极点响应。使用串联隔离电阻器 RISO 时，会引入一个零点，帮助补偿负载电容的相位滞后，从而进一步提高整个负载范围内的稳定性。
尽管输出级支持较大的电容负载，但过大的负载会延长趋稳时间并可能引入自热效应，从而降低测量精度。因此，建议尽可能减小输出负载。