ZHCSTV1A November   2023  – March 2024 DAC39RF10EF , DAC39RFS10EF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 和 FRI 时序图
    11. 6.11 典型特性：单音光谱
    12. 6.12 典型特性：双音光谱
    13. 6.13 典型特性：功率耗散和电源电流
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RTZ 模式
        3. 7.3.1.3 射频模式
        4. 7.3.1.4 DES 模式
      2. 7.3.2 DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3 DEM 和抖动
      4. 7.3.4 偏移量调整
      5. 7.3.5 时钟子系统
        1. 7.3.5.1 SYSREF 频率要求
        2. 7.3.5.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      6. 7.3.6 数字信号处理块
        1. 7.3.6.1 数字上变频器 (DUC)
          1. 7.3.6.1.1 内插滤波器
          2. 7.3.6.1.2 数控振荡器 (NCO)
            1. 7.3.6.1.2.1 相位连续 NCO 更新模式
            2. 7.3.6.1.2.2 相位同调 NCO 更新模式
            3. 7.3.6.1.2.3 相位同步 NCO 更新模式
            4. 7.3.6.1.2.4 NCO 同步
              1. 7.3.6.1.2.4.1 JESD204C LSB 同步
            5. 7.3.6.1.2.5 NCO 模式编程
          3. 7.3.6.1.3 混频器扩展
        2. 7.3.6.2 通道接合器
        3. 7.3.6.3 DES 内插器
      7. 7.3.7 JESD204C 接口
        1. 7.3.7.1  偏离 JESD204C 标准
        2. 7.3.7.2  传输层
        3. 7.3.7.3  扰频器和解码器
        4. 7.3.7.4  链路层
        5. 7.3.7.5  物理层
        6. 7.3.7.6  串行器/解串器 PLL 控制
        7. 7.3.7.7  串行器/解串器纵横制
        8. 7.3.7.8  多器件同步和确定性延迟
          1. 7.3.7.8.1 对 RBD 进行编程
        9. 7.3.7.9  在子类 0 系统中运行
        10. 7.3.7.10 链路复位
      8. 7.3.8 生成警报
    4. 7.4 器件功能模式
      1. 7.4.1 DUC 和 DDS 模式
      2. 7.4.2 JESD204C 接口模式
        1. 7.4.2.1 JESD204C 接口模式
        2. 7.4.2.2 JESD204C 格式图
          1. 7.4.2.2.1 16 位格式
          2. 7.4.2.2.2 12 位格式
          3. 7.4.2.2.3 8 位格式
      3. 7.4.3 NCO 同步延迟
      4. 7.4.4 数据路径延迟
    5. 7.5 编程
      1. 7.5.1 使用标准 SPI 接口
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 串行接口协议
        6. 7.5.1.6 流模式
      2. 7.5.2 使用快速重新配置接口
    6. 7.6 SPI 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 DUC/旁路模式的启动过程
      2. 8.1.2 DDS 模式的启动过程
      3. 8.1.3 了解双边采样模式
      4. 8.1.4 眼图扫描流程
      5. 8.1.5 前标/后标分析流程
      6. 8.1.6 睡眠和禁用模式
    2. 8.2 典型应用
      1. 8.2.1 S 频带雷达发送器
      2. 8.2.2 设计要求
      3. 8.2.3 发送器详细设计过程
        1. 8.2.3.1 时钟子系统详细设计过程
          1. 8.2.3.1.1 示例 1：SWAP-C 优化
          2. 8.2.3.1.2 示例 2：通过外部 VCO 改善相位噪声 LMX2820
          3. 8.2.3.1.3 示例 3：分立式模拟 PLL，可实现出色的 DAC 性能
          4. 8.2.3.1.4 10GHz 时钟生成
      4. 8.2.4 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电和断电时序
    4. 8.4 布局
      1. 8.4.1 布局指南和示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.2.1 JESD204C 接口模式

器件 JESD204C 模式使用表 7-19、表 7-20 和表 7-21 中定义的参数进行配置。

表 7-19 JESD204C 接口参数定义
参数说明
JMODEJESD204C 模式编号。用户将此参数配置为选择支持的模式。大多数其他参数都是从此设置派生出来的。请参阅表 7-22。
LS每个样本流的通道数。这是从 JMODE 得出的。请参阅表 7-22。
LT时钟与输入采样速率之比。LT = FCLK / FINPUT。值 0.5 表示启用了 DES1X 模式，并且输入采样速率是 DAC 时钟频率的两倍（JESD204C 系统在每个 CLK 周期提供两个样本）。如果未启用 DES1X 模式，则 LT 等于内插因子，即输出与输入采样速率之比。并不是说 DES2X 模式不会影响 LT 的值。

内插因子 1-256x 在 DUC_L 寄存器中进行编程。

Lx用于给定 JMODE 的最大通道数。链路将根据启用的通道数量缩减运行通道 (L) 的数量。请参阅 JESD_M 寄存器。
Mx给定 JMODE 的最大流数。Mx 根据表 7-22 自动计算得出。用户可以使用 JESD_M 寄存器指定实际流数 (M)。
R每个 CLK 周期中每个通道传输的位数。从 JMODE 和 LT 得出（请参阅）表 7-22。根据 R，用户必须对 REFDIV、MPY 和 RATE 寄存器进行编程。此外，最大 CLK 频率是 R 的函数。
SI采样交错/增量因子。值 1 表示应用符合 JESD204C 标准的标准传输层映射（样本从 0 线性映射到 S-1）。大于 1 的值表示按如下所述使用备用映射：从样本 0 开始映射样本，按 SI 递增索引。根据需要多次重复此步骤以映射所有 S 样本，每次开始重复步骤时使用的索引要比上一次大 1。请参阅 JESD 格式图 JESD 格式图。
KR对于 8b/10b 操作，KR 定义了 K（每个多帧的帧数）的合法值。限制合法值以提高弹性缓冲器的抗翻转度。多帧长度限制为 64 个字符的弹性缓冲器深度的倍数（如果 K=32 且 F=1，则缓冲器深度减少到 32 个字符）。对于 8b/10b 模式，K 通过 KM1 寄存器进行编程。
表 7-20 JESD204C 链路参数
参数说明ILAS 字段名称该器件的值
请参阅(1)
ADJCNTDAC LMFC 调整ADJCNT[3:0]不适用
ADJDIRDAC LMFC 调整方向ADJDIR[0]不适用
BID存储体 IDBID[3:0]不适用
CF每帧的控制字数CF[4:0]0
CS每样本的控制位数CS[1:0]0
DID器件标识号DID[7:0]不适用
F每帧的八位位组数（每通道）F[7:0]请参阅表 7-22
HD高密度格式HD[0]请参阅
JESDVJESD204 版本JESDV[2:0]不适用
K每个多帧的帧数K[7:0]由 KM1 寄存器设置
L每个链路的通道数L[4:0]ceiling(M/Mx*Lx)
LID通道标识号LID[4:0]不适用
M每个链路的样本流数（请参阅(1)）M[7:0]由 JESD_M 寄存器设置
NJESD204C 接口每个样本的位数（在添加控制或尾位之前）。

实际分辨率受表 7-23 中的值限制

N[4:0]请参阅表 7-22
N'JESD204C 接口每个样本的总位数（包括控制位和尾位）。

实际采样分辨率在 JESSD204C 之后受表 7-23 中的值限制

N’[4:0]请参阅表 7-22
PHADJ向 DAC 发出的相位调整请求PHADJ[0]不适用
S每帧每个流的样本数S[4:0]请参阅表 7-22
SCR启用扰频SCR[0]由 SCR 寄存器设置
SUBCLASSV器件子类版本SUBCLASSV[2:0]不适用
RES1保留字段 1RES1[7:0]不适用
RES2保留字段 2RES2[7:0]不适用
CHKSUM校验和（以上所有字段的总和，模数为 256）FCHK[7:0]不适用
(1) 在 8b/10b 模式下，发送器可在 ILAS 期间发送链路配置八位位组。发送器发送的值不是由该接收器检查，也不需要与接收器的工作值保持一致。
表 7-21 链路参数（仅适用于 64b/66b 编码）
参数说明该器件的值
请参阅(1)
E每个扩展多块的多块数量（仅限 64b/66b 编码）1

每个支持的模式都分配了一个模式编号，该编号可以通过表 7-22 中列出的参数编程到 JMODE 寄存器中。

表 7-22 JESD 接口模式
JMODE编码每个流的最大输入采样率 (MSPS)#GUID-6D01121F-27FF-4679-9595-503775437EB9最大串行器/解串器波特率 (Gbps)R =

FBIT/ FCLK

NMx = 最大流数Ls = 每个流的通道数Lx = 通道数上限LT = 内插JESD 格式KR
最小值最大值FSHDSI
08b/10b1024012.81.251611616112160132、64、128
64b/66b1024010.561.03125
18b/10b512012.82.5/LT16281618280132、64、128
64b/66b6206.112.82.0625/LT
28b/10b256012.85/LT164416116240132、64、128
64b/66b3103.012.84.125/LT
38b/10b128012.810/LT168216232220132、64、128
64b/66b1551.512.88.25/LT
48b/10b64012.820/LT16818464210132、64、128
64b/66b775.812.816.5/LT
58b/10b32012.840/LT168½48128410116、32、64
64b/66b387.912.833/LT
68b/10b16012.880/LT168¼21625681018、16、32
64b/66b193.912.866/LT
78b/10b8012.8160/LT168⅛132256161014、8、16
64b/66b97.012.8132/LT
88b/10b1280012.81/LT12116160.518800168、16、32
64b/66b15515.212.80.825/LT
98b/10b960012.81.251211212112161132、64、128
64b/66b1024010.561.03125
108b/10b640012.8212281611840088、16、32
64b/66b7757.612.81.65
118b/10b480012.82.512261211281132、64、128
64b/66b6206.112.82.0625
128b/10b320012.841224811820048、16、32
64b/66b3878.812.83.3
138b/10b240012.851223611241132、64、128
64b/66b3103.012.84.125
148b/10b2048012.80.625/LT8116160.511160132、64、128、256
64b/66b2048010.560.515625/LT
158b/10b1024012.81.258281611180132、64、128、256
64b/66b2048010.561.03125
168b/10b512012.82.5824811140132、64、128、256
64b/66b6206.112.82.0625
  1. 在最小内插速率下
  2. 输入格式分辨率。JESD 块之后的实际分辨率受表 7-23 中的值限制。
表 7-23 JESD204C 块输出处的分辨率限制
实际分辨率是 RATE 相关分辨率和 LT 相关分辨率中的较高者
JMODELT基于 SerDes RATE 寄存器的分辨率基于 LT 的分辨率（插值）
01231-23-812-256
01991111分辨率仅由 RATE 设置决定
11-89111116911-
21-161111161691116
32-321116161691116
44-64分辨率始终为 16 位
58-128
616-256
732-256
80.5、199911分辨率仅由 RATE 设置决定
91991111
101991112
1119111112
1219111212
13111111212
140.5、1分辨率始终为 8 位
151
161