ZHCSFP6B November 2016 – March 2025 CDCLVP111-SP
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
差分输出必须长度匹配并通过 50Ω 至 (VCC–2) 或 100Ω 差分(使用适当的端点 LVPECL 终端)控制阻抗。必须在器件引脚附近偏置时钟输入。