ZHCSFP6B November   2016  – March 2025 CDCLVP111-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 LVECL DC 电气特性
    6. 5.6 LVPECL DC 电气特性
    7. 5.7 交流电气特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 用于线路卡应用的扇出缓冲器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 LVPECL 输出端接
          2. 7.2.1.2.2 输入端接
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 电源滤波
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • HFG|36
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2.1.2 详细设计过程

未使用的输出可以保持悬空状态。

在此示例中，PHY、ASIC 和 FPGA/CPU 需要不同的方案。电源滤波和旁路对于低噪声应用至关重要。

有关建议的滤波技术，请参阅图 7-12。