ZHCSMR7D November   2020  – May 2025 AWR6843AOP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
    1. 5.1 相关产品
  7. 6 端子配置和功能
    1. 6.1 引脚图
    2. 6.2 信号说明
      1. 6.2.1 引脚功能 - 数字和模拟 [ALP 封装]
    3. 6.3 引脚属性
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  上电小时数 (POH)
    4. 7.4  建议运行条件
    5. 7.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 7.5.1 建议的 OTP eFuse 编程操作条件
      2. 7.5.2 硬件要求
      3. 7.5.3 对硬件保修的影响
    6. 7.6  电源规格
    7. 7.7  功耗摘要
    8. 7.8  节能模式
    9. 7.9  射频规格
    10. 7.10 CPU 规格
    11. 7.11 FCBGA 封装的热阻特性 [ALP0180A]
    12. 7.12 时序和开关特性
      1. 7.12.1  天线辐射方向图
        1. 7.12.1.1 接收器的天线辐射方向图
        2. 7.12.1.2 发送器的天线辐射方向图
      2. 7.12.2  天线位置
      3. 7.12.3  电源时序和复位时序
      4. 7.12.4  输入时钟和振荡器
        1. 7.12.4.1 时钟规格
      5. 7.12.5  多缓冲/标准串行外设接口 (MibSPI)
        1. 7.12.5.1 外设说明
        2. 7.12.5.2 MibSPI 发送和接收 RAM 组织结构
          1. 7.12.5.2.1 SPI 时序条件
          2. 7.12.5.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入）
          3. 7.12.5.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入）
        3. 7.12.5.3 SPI 外设模式 I/O 时序
          1. 7.12.5.3.1 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出） #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-70 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-71 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-73
        4. 7.12.5.4 典型接口协议图（外设模式）
      6. 7.12.6  LVDS 接口配置
        1. 7.12.6.1 LVDS 接口时序
      7. 7.12.7  通用输入/输出
        1. 7.12.7.1 输出时序的开关特性与负载电容 (CL) 间的关系
      8. 7.12.8  控制器局域网 - 灵活数据速率 (CAN-FD)
        1. 7.12.8.1 CANx TX 和 RX 引脚的动态特性
      9. 7.12.9  串行通信接口 (SCI)
        1. 7.12.9.1 SCI 时序要求
      10. 7.12.10 内部集成电路接口 (I2C)
        1. 7.12.10.1 I2C 时序要求
      11. 7.12.11 四线串行外设接口 (QSPI)
        1. 7.12.11.1 QSPI 时序条件
        2. 7.12.11.2 QSPI 输入（读取）时序的时序要求
        3. 7.12.11.3 QSPI 开关特性
      12. 7.12.12 ETM 跟踪接口
        1. 7.12.12.1 ETMTRACE 时序条件
        2. 7.12.12.2 ETM 跟踪开关特性
      13. 7.12.13 数据修正模块 (DMM)
        1. 7.12.13.1 DMM 时序要求
      14. 7.12.14 JTAG 接口
        1. 7.12.14.1 JTAG 时序条件
        2. 7.12.14.2 IEEE 1149.1 JTAG 的时序要求
        3. 7.12.14.3 IEEE 1149.1 JTAG 在推荐工作条件下的开关特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 子系统
      1. 8.3.1 射频 (RF) 和模拟子系统
        1. 8.3.1.1 时钟子系统
        2. 8.3.1.2 发送子系统
        3. 8.3.1.3 接收子系统
      2. 8.3.2 处理器子系统
      3. 8.3.3 汽车接口
      4. 8.3.4 主机接口
      5. 8.3.5 主子系统 Cortex-R4F
      6. 8.3.6 DSP 子系统
      7. 8.3.7 硬件加速器
    4. 8.4 其他子系统
      1. 8.4.1 用于用户应用的 ADC 通道（服务）
        1. 8.4.1.1 GP-ADC 参数
    5. 8.5 引导模式
      1. 8.5.1 刷写模式
      2. 8.5.2 功能模式
  10. 9 监控和诊断
    1. 9.1 监测和诊断机制
      1. 9.1.1 错误信令模块
  11. 10应用、实施和布局
    1. 10.1 应用信息
    2. 10.2 参考原理图
  12. 11器件和文档支持
    1. 11.1 器件命名规则
    2. 11.2 工具与软件
    3. 11.3 文档支持
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 封装信息
    2. 13.2 ALP 15 × 15mm 的托盘信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ALP|180
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3 引脚属性

表 6-1 引脚属性（ALP180A 封装）
焊球编号 [1] 焊球名称 [2] 信号名称 [3] PINCNTL 地址 [4] 模式 [5][9] TYPE [6] 焊球复位状态 [7] 上拉/下拉类型 [8]
M2 GPIO_0 GPIO_13 0xFFFFEA04 0 IO 输出已禁用 下拉
GPIO_0 1 IO
PMIC_CLKOUT 2 O
EPWM1B 10 O
ePWM2A 11 O
L3 GPIO_1 GPIO_16 0xFFFFEA08 0 IO 输出已禁用 下拉
GPIO_1 1 IO
SYNC_OUT 2 O
DMM_MUX_IN 12 I
SPIB_CS_N_1 13 IO
SPIB_CS_N_2 14 IO
EPWM1SYNCI 15 I
K3 GPIO_2 GPIO_26 0xFFFFEA64 0 IO 输出已禁用 下拉
GPIO_2 1 IO
OSC_CLKOUT 2 O
MSS_UARTB_TX 7 O
BSS_UART_TX 8 O
SYNC_OUT 9 O
PMIC_CLKOUT 10 O
CHIRP_START 11 O
CHIRP_END 12 O
FRAME_START 13 O
U7 GPIO_31 (DP0) TRACE_DATA_0 0xFFFFEA7C 0 O 输出已禁用 下拉
GPIO_31 1 IO
DMM0 2 I
MSS_UARTA_TX 4 IO
U6 GPIO_32 (DP1) TRACE_DATA_1 0xFFFFEA80 0 O 输出已禁用 下拉
GPIO_32 1 IO
DMM1 2 I
V5 GPIO_33 (DP2) TRACE_DATA_2 0xFFFFEA84 0 O 输出已禁用 下拉
GPIO_33 1 IO
DMM2 2 I
U5 GPIO_34 (DP3) TRACE_DATA_3 0xFFFFEA88 0 O 输出已禁用 下拉
GPIO_34 1 IO
DMM3 2 I
EPWM3SYNCO 4 O
V3 GPIO_35 (DP4) TRACE_DATA_4 0xFFFFEA8C 0 O 输出已禁用 下拉
GPIO_35 1 IO
DMM4 2 I
EPWM2SYNCO 4 O
M1 GPIO_36 (DP5) TRACE_DATA_5 0xFFFFEA90 0 O 输出已禁用 下拉
GPIO_36 1 IO
DMM5 2 I
MSS_UARTB_TX 5 O
L2 GPIO_37 (DP6) TRACE_DATA_6 0xFFFFEA94 0 O 输出已禁用 下拉
GPIO_37 1 IO
DMM6 2 I
BSS_UART_TX 5 O
L1 GPIO_38 (DP7) TRACE_DATA_7 0xFFFFEA98 0 O 输出已禁用 下拉
GPIO_38 1 IO
DMM7 2 I
DSS_UART_TX 5 O
C3 GPIO_39 (DP8) TRACE_DATA_8 0xFFFFEA9C 0 O 输出已禁用 下拉
GPIO_39 1 IO
DMM8 2 I
CAN1_FD_TX 4 O
EPWM1SYNCI 5 I
B3 GPIO_40 (DP9) TRACE_DATA_9 0xFFFFEAA0 0 O 输出已禁用 下拉
GPIO_40 1 IO
DMM9 2 I
CAN1_FD_RX 4 I
EPWM1SYNCO 5 O
C4 GPIO_41 (DP10) TRACE_DATA_10 0xFFFFEAA4 0 O 输出已禁用 下拉
GPIO_41 1 IO
DMM10 2 I
EPWM3A 4 O
A3 GPIO_42 (DP11) TRACE_DATA_11 0xFFFFEAA8 0 O 输出已禁用 下拉
GPIO_42 1 IO
DMM11 2 I
EPWM3B 4 O
B4 GPIO_43 (DP12) TRACE_DATA_12 0xFFFFEAAC 0 O 输出已禁用 下拉
GPIO_43 1 IO
DMM12 2 I
EPWM1A 4 O
CAN2_FD_TX 5 O
A4 GPIO_44 (DP13) TRACE_DATA_13 0xFFFFEAB0 0 O 输出已禁用 下拉
GPIO_44 1 IO
DMM13 2 I
EPWM1B 4 O
CAN1_FD_RX 5 I
C5 GPIO_45 (DP14) TRACE_DATA_14 0xFFFFEAB4 0 O 输出已禁用 下拉
GPIO_45 1 IO
DMM14 2 I
EPWM2A 4 O
B5 GPIO_46 (DP15) TRACE_DATA_15 0xFFFFEAB8 0 O 输出已禁用 下拉
GPIO_46 1 IO
DMM15 2 I
EPWM2B 4 O
U3 GPIO_47 (DMM_CLK) TRACE_CLK 0xFFFFEABC 0 O 输出已禁用 下拉
GPIO_47 1 IO
DMM_CLK 2 I
U4 DMM_SYNC TRACE_CTL 0xFFFFEAC0 0 O 输出已禁用 下拉
DMM_SYNC 2 I
V13 MCU_CLKOUT GPIO_25 0xFFFFEA60 0 IO 输出已禁用 下拉
MCU_CLKOUT 1 O
CHIRP_START 2 O
CHIRP_END 6 O
FRAME_START 7 O
EPWM1A 12 O
U14 NERROR_IN NERROR_IN 0xFFFFEA44 0 I 输入
U15 NERROR_OUT NERROR_OUT 0xFFFFEA4C 0 O 高阻态（开漏）
V10 PMIC_CLKOUT SOP[2] 0xFFFFEA68 上电期间 I 输出已禁用 下拉
GPIO_27 0 IO
PMIC_CLKOUT 1 O
CHIRP_START 6 O
CHIRP_END 7 O
FRAME_START 8 O
EPWM1B 11 O
EPWM2A 12 O
H3 QSPI[0] GPIO_8 0xFFFFEA2C 0 IO 输出已禁用 下拉
QSPI[0] 1 IO
SPIB_MISO 2 IO
G2 QSPI[1] GPIO_9 0xFFFFEA30 0 IO 输出已禁用 下拉
QSPI[1] 1 I
SPIB_MOSI 2 IO
SPIB_CS_N_2 8 IO
J3 QSPI[2] GPIO_10 0xFFFFEA34 0 IO 输出已禁用 下拉
QSPI[2] 1 I
CAN1_FD_TX 8 O
K2 QSPI[3] GPIO_11 0xFFFFEA38 0 IO 输出已禁用 下拉
QSPI[3] 1 I
CAN1_FD_RX 8 I
H2 QSPI_CLK GPIO_7 0xFFFFEA3C 0 IO 输出已禁用 下拉
QSPI_CLK 1 O
SPIB_CLK 2 IO
DSS_UART_TX 6 O
J2 QSPI_CS_N GPIO_6 0xFFFFEA40 0 IO 输出已禁用 上拉
QSPI_CS_N 1 O
SPIB_CS_N 2 IO
V16 RS232_RX GPIO_15 0xFFFFEA74 0 IO 启用输入 上拉
RS232_RX 1 I
MSS_UARTA_RX 2 I
BSS_UART_TX 6 IO
MSS_UARTB_RX 7 IO
CAN1_FD_RX 8 I
I2C_SCL 9 IO
EPWM2A 10 O
EPWM2B 11 O
EPWM3A 12 O
U16 RS232_TX GPIO_14 0xFFFFEA78 0 IO 输出启用
RS232_TX 1 O
MSS_UARTA_TX 5 IO
MSS_UARTB_TX 6 IO
BSS_UART_TX 7 IO
CAN1_FD_TX 10 O
I2C_SDA 11 IO
EPWM1A 12 O
EPWM1B 13 O
NDMM_EN 14 I
EPWM2A 15 O
D2 SPIA_CLK GPIO_3 0xFFFFEA14 0 IO 输出已禁用 上拉
SPIA_CLK 1 IO
CAN2_FD_RX 6 I
DSS_UART_TX 7 O
C2 SPIA_CS_N GPIO_30 0xFFFFEA18 0 IO 输出已禁用 上拉
SPIA_CS_N 1 IO
CAN1_FD_TX 6 O
D1 SPIA_MISO GPIO_20 0xFFFFEA10 0 IO 输出已禁用 上拉
SPIA_MISO 1 IO
CAN1_FD_TX 2 O
F2 SPIA_MOSI GPIO_19 0xFFFFEA0C 0 IO 输出已禁用 上拉
SPIA_MOSI 1 IO
CAN1_FD_RX 2 I
DSS_UART_TX 8 O
E2 SPIB_CLK GPIO_5 0xFFFFEA24 0 IO 输出已禁用 上拉
SPIB_CLK 1 IO
MSS_UARTA_RX 2 I
MSS_UARTB_TX 6 O
BSS_UART_TX 7 O
CAN1_FD_RX 8 I
D3 SPIB_CS_N GPIO_4 0xFFFFEA28 0 IO 输出已禁用 上拉
SPIB_CS_N 1 IO
MSS_UARTA_TX 2 O
MSS_UARTB_TX 6 O
BSS_UART_TX 7 IO
QSPI_CLK_EXT 8 I
CAN1_FD_TX 9 O
G3 SPIB_MISO GPIO_22 0xFFFFEA20 0 IO 输出已禁用 上拉
SPIB_MISO 1 IO
I2C_SCL 2 IO
DSS_UART_TX 6 O
G1 SPIB_MOSI GPIO_21 0xFFFFEA1C 0 IO 输出已禁用 上拉
SPIB_MOSI 1 IO
I2C_SDA 2 IO
B2 SPI_HOST_INTR GPIO_12 0xFFFFEA00 0 IO 输出已禁用 下拉
SPI_HOST_INTR 1 O
SPIB_CS_N_1 6 IO
U12 SYNC_IN GPIO_28 0xFFFFEA6C 0 IO 输出已禁用 下拉
SYNC_IN 1 I
MSS_UARTB_RX 6 IO
DMM_MUX_IN 7 I
SYNC_OUT 9 O
M3 SYNC_OUT SOP[1] 0xFFFFEA70 上电期间 I 输出已禁用 下拉
GPIO_29 0 IO
SYNC_OUT 1 O
DMM_MUX_IN 9 I
SPIB_CS_N_1 10 IO
SPIB_CS_N_2 11 IO
T3 TCK GPIO_17 0xFFFFEA50 0 IO 启用输入 下拉
TCK 1 I
MSS_UARTB_TX 2 O
CAN1_FD_TX 8 O
U9 TDI GPIO_23 0xFFFFEA58 0 IO 启用输入 上拉
TDI 1 I
MSS_UARTA_RX 2 I
U10 TDO SOP[0] 0xFFFFEA5C 上电期间 I 输出启用
GPIO_24 0 IO
TDO 1 O
MSS_UARTA_TX 2 O
MSS_UARTB_TX 6 O
BSS_UART_TX 7 O
NDMM_EN 9 I
U8 TMS GPIO_18 0xFFFFEA54 0 IO 启用输入 下拉
TMS 1 I
BSS_UART_TX 2 O
CAN1_FD_RX 6 I
U13 WARM_RESET WARM_RESET 0xFFFFEA48 0 IO 高阻态输入（开漏）
R2 LVDS_CLKM LVDS_CLKM O
R1 LVDS_CLKP LVDS_CLKP O
N2 LVDS_TXP[0] LVDS_TXP[0] O
N1 LVDS_TXM[0] LVDS_TXM[0] O
P2 LVDS_TXP[1] LVDS_TXP[1] O
P1 LVDS_TXM[1] LVDS_TXM[1] O
T1 LVDS_FRCLKP LVDS_FRCLKP O
T2 LVDS_FRCLKM LVDS_FRCLKM O
U11 NRESET NRESET I
A7 CLKP CLKP I
B7 CLKM CLKM I
A14 OSC_CLKOUT OSC_CLKOUT O
A16 VBGAP VBGAP O
E1 VDDIN VDDIN PWR
J1 VDDIN VDDIN PWR
V4 VDDIN VDDIN PWR
V8 VDDIN VDDIN PWR
V15 VDDIN VDDIN PWR
A5 VIN_SRAM VIN_SRAM PWR
V6 VIN_SRAM VIN_SRAM PWR
V12 VIN_SRAM VIN_SRAM PWR
C1 VNWA VNWA PWR
V7 VNWA VNWA PWR
V14 VNWA VNWA PWR
H1 VIOIN VIOIN PWR
V9 VIOIN VIOIN PWR
B1 VIOIN_18 VIOIN_18 PWR
F1 VIOIN_18 VIOIN_18 PWR
K1 VIOIN_18 VIOIN_18 PWR
V11 VIOIN_18 VIOIN_18 PWR
C15 VIN_18CLK VIN_18CLK PWR
C18 VIN_18CLK VIN_18CLK PWR
U2 VIOIN_18DIFF VIOIN_18DIFF PWR
V2 VPP VPP PWR
J16 VIN_13RF1 VIN_13RF1 PWR
J17 VIN_13RF1 VIN_13RF1 PWR
J18 VIN_13RF1 VIN_13RF1 PWR
H16 VIN_13RF2 VIN_13RF2 PWR
H17 VIN_13RF2 VIN_13RF2 PWR
H18 VIN_13RF2 VIN_13RF2 PWR
M16 VIN_18BB VIN_18BB PWR
M17 VIN_18BB VIN_18BB PWR
M18 VIN_18BB VIN_18BB PWR
A12 VIN_18VCO VIN_18VCO PWR
C11 VIN_18VCO VIN_18VCO PWR
A1 VSS VSS GND
A2 VSS VSS GND
E3 VSS VSS GND
F3 VSS VSS GND
N3 VSS VSS GND
P3 VSS VSS GND
R3 VSS VSS GND
T4 VSS VSS GND
T5 VSS VSS GND
T6 VSS VSS GND
T7 VSS VSS GND
T8 VSS VSS GND
T9 VSS VSS GND
T10 VSS VSS GND
T11 VSS VSS GND
T12 VSS VSS GND
T13 VSS VSS GND
T14 VSS VSS GND
T15 VSS VSS GND
T16 VSS VSS GND
U1 VSS VSS GND
V1 VSS VSS GND
A6 VSSA VSSA GND
A8 VSSA VSSA GND
A11 VSSA VSSA GND
A13 VSSA VSSA GND
A15 VSSA VSSA GND
A17 VSSA VSSA GND
A18 VSSA VSSA GND
B6 VSSA VSSA GND
B8 VSSA VSSA GND
B9 VSSA VSSA GND
B10 VSSA VSSA GND
B11 VSSA VSSA GND
B12 VSSA VSSA GND
B13 VSSA VSSA GND
B14 VSSA VSSA GND
B15 VSSA VSSA GND
B16 VSSA VSSA GND
B17 VSSA VSSA GND
B18 VSSA VSSA GND
C6 VSSA VSSA GND
C7 VSSA VSSA GND
C8 VSSA VSSA GND
C12 VSSA VSSA GND
C13 VSSA VSSA GND
C14 VSSA VSSA GND
C16 VSSA VSSA GND
C17 VSSA VSSA GND
D16 VSSA VSSA GND
D17 VSSA VSSA GND
D18 VSSA VSSA GND
E16 VSSA VSSA GND
E17 VSSA VSSA GND
E18 VSSA VSSA GND
F16 VSSA VSSA GND
F17 VSSA VSSA GND
F18 VSSA VSSA GND
K16 VSSA VSSA GND
K17 VSSA VSSA GND
K18 VSSA VSSA GND
L16 VSSA VSSA GND
L17 VSSA VSSA GND
L18 VSSA VSSA GND
N16 VSSA VSSA GND
N17 VSSA VSSA GND
N18 VSSA VSSA GND
P16 VSSA VSSA GND
R16 VSSA VSSA GND
R17 VSSA VSSA GND
T17 VSSA VSSA GND
U17 VSSA VSSA GND
U18 VSSA VSSA GND
V17 VSSA VSSA GND
V18 VSSA VSSA GND
A10 VOUT_14APLL VOUT_14APLL O
A9 VOUT_14SYNTH VOUT_14SYNTH O
G16 VOUT_PA VOUT_PA IO
G17 VOUT_PA VOUT_PA IO
G18 VOUT_PA VOUT_PA IO
P18 模拟测试 1/GPADC1 模拟测试 1/GPADC1 IO
P17 模拟测试 2/GPADC2 模拟测试 2/GPADC2 IO
R18 模拟测试 3/GPADC3 模拟测试 3/GPADC3 IO
T18 模拟测试 4/GPADC4 模拟测试 4/GPADC4 IO
C9 ANAMUX/GPADC5 ANAMUX/GPADC5 IO
C10 VSENSE/GPADC6 VSENSE/GPADC6 IO

以下列表说明了表列标题：

  1. 焊球编号：底面的焊球编号与底部的每个信号相关联。
  2. 焊球名称：来自封装器件的机械名称（名称取自多路复用模式 1）。
  3. 信号名称：每个焊球上复用信号的名称（另请注意，焊球的名称是复用模式 1 中的信号名称）。
  4. PINCNTL 地址：PinMux 控制的 MSS 地址
  5. 模式：多路复用模式编号：写入 PinMux Cntl 寄存器的值，用于为该焊球编号选择特定的信号名称。模式列具有位范围值。
  6. 类型：信号类型和方向：
    • I = 输入
    • O = 输出
    • IO = 输入或输出
  7. 焊球复位状态：上电复位 (NRESET) 置位后，电源稳定之后的端子状态
  8. 上拉/下拉类型：指示存在内部上拉或下拉电阻器。可通过软件来启用或禁用上拉和下拉电阻器。
    • 上拉：内部上拉电阻
    • 下拉：内部下拉电阻
    • 空框表示无上拉/下拉电阻。
  9. Pin Mux Control Value 映射到寄存器的低 4 位。

MSS 存储器映射中提供了 IO 多路复用寄存器，器件引脚的相应映射如下所示：

表 6-2 焊盘 IO 控制寄存器
默认引脚/焊球名称 封装焊球/引脚（地址） 引脚多路复用配置寄存器
SPI_HOST_INTR B2 0xFFFFEA00
GPIO_0 M2 0xFFFFEA04
GPIO_1 L3 0xFFFFEA08
SPIA_MOSI F2 0xFFFFEA0C
SPIA_MISO D1 0xFFFFEA10
SPIA_CLK D2 0xFFFFEA14
SPIA_CS_N C2 0xFFFFEA18
SPIB_MOSI G1 0xFFFFEA1C
SPIB_MISO G3 0xFFFFEA20
SPIB_CLK E2 0xFFFFEA24
SPIB_CS_N D3 0xFFFFEA28
QSPI[0] H3 0xFFFFEA2C
QSPI[1] G2 0xFFFFEA30
QSPI[2] J3 0xFFFFEA34
QSPI[3] K2 0xFFFFEA38
QSPI_CLK H2 0xFFFFEA3C
QSPI_CS_N J2 0xFFFFEA40
NERROR_IN U14 0xFFFFEA44
WARM_RESET U13 0xFFFFEA48
NERROR_OUT U15 0xFFFFEA4C
TCK T3 0xFFFFEA50
TMS U8 0xFFFFEA54
TDI U9 0xFFFFEA58
TDO U10 0xFFFFEA5C
MCU_CLKOUT V13 0xFFFFEA60
GPIO_2 K3 0xFFFFEA64
PMIC_CLKOUT V10 0xFFFFEA68
SYNC_IN U12 0xFFFFEA6C
SYNC_OUT M3 0xFFFFEA70
RS232_RX V16 0xFFFFEA74
RS232_TX U16 0xFFFFEA78
GPIO_31 U7 0xFFFFEA7C
GPIO_32 U6 0xFFFFEA80
GPIO_33 V5 0xFFFFEA84
GPIO_34 U5 0xFFFFEA88
GPIO_35 V3 0xFFFFEA8C
GPIO_36 M1 0xFFFFEA90
GPIO_37 L2 0xFFFFEA94
GPIO_38 L1 0xFFFFEA98
GPIO_39 C3 0xFFFFEA9C
GPIO_40 B3 0xFFFFEAA0
GPIO_41 C4 0xFFFFEAA4
GPIO_42 A3 0xFFFFEAA8
GPIO_43 B4 0xFFFFEAAC
GPIO_44 A4 0xFFFFEAB0
GPIO_45 C5 0xFFFFEAB4
GPIO_46 B5 0xFFFFEAB8
GPIO_47 U3 0xFFFFEABC
DMM_SYNC U4 0xFFFFEAC0

寄存器布局如下：

表 6-3 焊盘 IO 寄存器位说明
位 字段 类型 复位（上电默认状态） 说明
31-11 NU RW 0 保留
10 SC RW 0 IO 压摆率控制：
0 = 较高的压摆率
1 = 较低的压摆率
9 PUPDSEL RW 0 上拉/下拉选择
0 = 下拉
1 = 上拉（仅当“拉动抑制”设置为“0”时该字段才有效）
8 PI RW 0 拉动抑制/拉动禁用
0 = 启用
1 = 禁用
7 OE_OVERRIDE RW 1 输出覆盖
6 OE_OVERRIDE_CTRL RW 1 输出覆盖控制：
（此处的“1”覆盖任何关联的外设块硬件对该 IO 的任何输出操作，例如 SPI 芯片选择）
5 IE_OVERRIDE RW 0 选择覆盖
4 IE_OVERRIDE_CTRL RW 0 输入覆盖控制：
（此处的“1”使用所需的值覆盖该 IO 上的任何输入值）
3-0 FUNC_SEL RW 1 引脚多路复用的功能选择（请参阅“引脚多路复用”表）