ZHCSXI9A November   2024  – June 2025 AWR2944P

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 相关产品
  7. 6 引脚配置和功能
    1. 6.1 引脚图 - AWR2944P/AWR2944-ECO/AWR2944LC
    2. 6.2 引脚图 - AWR2E44P/AWR2E44-ECO/AWR2E44LC
    3. 6.3 引脚属性
    4. 6.4 信号说明 - 数字
    5. 6.5 信号说明 - 模拟
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  上电小时数 (POH)
    4. 7.4  建议运行条件
    5. 7.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 7.5.1 OTP 电子保险丝编程的建议运行条件
      2. 7.5.2 硬件要求
      3. 7.5.3 对硬件保修的影响
    6. 7.6  电源规格
    7. 7.7  功耗摘要
    8. 7.8  射频规格
    9. 7.9  热阻特性
    10. 7.10 电源时序和复位时序
    11. 7.11 输入时钟和振荡器
      1. 7.11.1 时钟规格
    12. 7.12 外设信息
      1. 7.12.1  QSPI 闪存存储器外设
        1. 7.12.1.1 QSPI 时序条件
        2. 7.12.1.2 QSPI 时序要求 #GUID-4217F622-1EF7-45F6-B855-64CF2ED24728/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-4217F622-1EF7-45F6-B855-64CF2ED24728/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 7.12.1.3 QSPI 开关特性 #GUID-35EA1079-DDD6-4DC7-839D-D2FFA528448C/T4362547-64 #GUID-35EA1079-DDD6-4DC7-839D-D2FFA528448C/T4362547-65
      2. 7.12.2  多缓冲/标准串行外设接口 (MibSPI)
        1. 7.12.2.1 MibSPI 外设说明
        2. 7.12.2.2 MibSPI 发送和接收 RAM 组织结构
          1. 7.12.2.2.1 SPI 时序条件
          2. 7.12.2.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-236 #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-237 #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-238
          3. 7.12.2.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-244 #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-245 #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-246
        3. 7.12.2.3 SPI 外设模式 I/O 时序
          1. 7.12.2.3.1 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出） #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-70 #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-71 #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-73
      3. 7.12.3  以太网交换机 (RGMII/RMII/MII) 外设
        1. 7.12.3.1 RGMII/RMII/MII 时序条件
          1. 7.12.3.1.1  RGMII 发送时钟开关特性
          2. 7.12.3.1.2  RGMII 发送数据和控制开关特性
          3. 7.12.3.1.3  RGMII 接收时钟时序要求
          4. 7.12.3.1.4  RGMII 接收数据和控制时序要求
          5. 7.12.3.1.5  RMII 发送时钟开关特性
          6. 7.12.3.1.6  RMII 发送数据和控制开关特性
          7. 7.12.3.1.7  RMII 接收时钟时序要求
          8. 7.12.3.1.8  RMII 接收数据和控制时序要求
          9. 7.12.3.1.9  MII 发送开关特性
          10. 7.12.3.1.10 MII 接收时序要求
          11. 7.12.3.1.11 MII 发送时钟时序要求
          12. 7.12.3.1.12 MII 接收时钟时序要求
          13. 7.12.3.1.13 MDIO 接口时序
      4. 7.12.4  LVDS/Aurora 仪表和测量外设
        1. 7.12.4.1 LVDS 接口配置
        2. 7.12.4.2 LVDS 接口时序
      5. 7.12.5  UART 外设
        1. 7.12.5.1 SCI 时序要求
      6. 7.12.6  内部集成电路接口 (I2C)
        1. 7.12.6.1 I2C 时序要求 #GUID-70BFADF8-F963-4E61-84ED-23FDE518F1A0/T4362547-185
      7. 7.12.7  控制器局域网 - 灵活数据速率 (CAN-FD)
        1. 7.12.7.1 CAN-FD TX 和 RX 引脚的动态特性
      8. 7.12.8  CSI2 接收器外设
        1. 7.12.8.1 CSI2 开关特性
      9. 7.12.9  增强型脉宽调制器 (ePWM)
      10. 7.12.10 通用输入/输出
        1. 7.12.10.1 输出时序的开关特性与负载电容 (CL) 间的关系 #GUID-D645D302-151E-4A83-B5A0-36D93909E00A/T4362547-45 #GUID-D645D302-151E-4A83-B5A0-36D93909E00A/T4362547-50
    13. 7.13 仿真和调试
      1. 7.13.1 仿真和调试说明
      2. 7.13.2 JTAG 接口
        1. 7.13.2.1 IEEE 1149.1 JTAG 的时序要求
        2. 7.13.2.2 IEEE 1149.1 JTAG 的开关特性
      3. 7.13.3 ETM 跟踪接口
        1. 7.13.3.1 ETM 跟踪时序要求
        2. 7.13.3.2 ETM 跟踪开关特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 子系统
      1. 8.3.1 射频 (RF) 和模拟子系统
        1. 8.3.1.1 射频时钟子系统
        2. 8.3.1.2 发送子系统
        3. 8.3.1.3 接收子系统
        4. 8.3.1.4 处理器子系统
      2. 8.3.2 汽车接口
    4. 8.4 其他子系统
      1. 8.4.1 硬件加速器子系统
      2. 8.4.2 安全性 – 硬件安全模块
      3. 8.4.3 用于用户应用的 ADC 通道（服务）
  10. 9 监控和诊断
    1. 9.1 监测和诊断机制
  11. 10应用、实施和布局
    1. 10.1 应用信息
    2. 10.2 短距离、中距离和远距离雷达
    3. 10.3 参考原理图
  12. 11器件和文档支持
    1. 11.1 器件命名规则
    2. 11.2 工具与软件
    3. 11.3 文档支持
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.8 射频规格

以下 RF 规格在建议运行条件下且已启用运行时校准的情况下测量（除非另有说明）
参数最小值典型值最大值单位
接收器噪声系数

AWR2944P

10.5

dB

AWR2944-ECO/AWR2944LC

12

AWR2E44P(1)

11

AWR2E44-ECO/AWR2E44LC

12.5

1dB 压缩点（带外）(2)-10dBm
最大增益46dB
增益范围

16

dB
增益阶跃大小2dB
中频带宽(3)

20

MHz
ADC 采样率

45

Msps
ADC 分辨率16位
回波损耗 (S11)-10dB
增益不匹配变化（随温度变化）±0.5dB
相位不匹配变化（随温度变化）±3°
空闲通道杂散#GUID-155E2CB9-A605-4B67-A15D-06851648397E-90dBFS
发送器输出功率AWR2944P

14

dBm
AWR2944-ECO/AWR2944LC

13.5

AWR2E44P(1)

13.5

AWR2E44-ECO/AWR2E44LC

12.5

移相器精度±3°
振幅噪声-145dBc/Hz
时钟子系统频率范围7681GHz
斜坡速率250(4)MHz/μs
1MHz 偏移时的相位噪声76GHz 至 77GHz (VCO1)-96dBc/Hz
76GHz 至 81GHz (VCO2)(5)-95
(1) 由于发射器集成，FCCSP LOP 型号的噪声系数和输出功率将降低 0.5dB。
(2) 1dB 压缩点（带外）是通过以编程的 HPF 截止频率的 5% 馈送连续波音调（即阻断器音调）来测量的。压缩点由阻断器功率决定，该功率会使 RX ADC 处的阻断器音调压缩 1dB。
(3) 模拟中频级包括一个二阶高通滤波器，可配置为以下 -6dB 转角频率：
可用 HPF 转角频率 (kHz)
HPF
300、350、700、1400
数字基带链执行的滤波旨在提供：
  • 通带纹波/压降小于 ±0.5dB，并且
  • 在任何可能混叠回通带的频率下，抗混叠衰减都优于 60dB。
(4) 最大斜坡速率取决于使用“AWR_APLL_SYNTH_BW_CONTROL_SB”API 设置的 PLL 带宽配置。有关更多详细信息，请参阅毫米波雷达接口控制文档。
(5) VCO2 支持的最大连续范围为 4.5GHz。支持的范围可以通过 AWR_ CAL_MON_FREQUENCY_* API 中的 VCO2_RANGE_CONFIG 跨越 76GHz - 80.5GHz 或 76.5GHz - 81GHz。

图 7-1 针对 AWR2944P 器件显示了与编程的接收器增益图相关的噪声系数和带内 P1dB 参数的变化。

AWR2944P AWR2E44P AWR2944-ECO AWR2E44-ECO AWR2944LC AWR2E44LC 噪声系数、带内 P1dB 与接收器增益间的关系图 7-1 噪声系数、带内 P1dB 与接收器增益间的关系