ZHCSQ12A June   2022  – August 2022

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  额定功率
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特征
    10. 6.10 开关特性 
    11. 6.11 时序图
    12. 6.12 绝缘特性曲线
    13. 6.13 典型特性
  7. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
      2. 7.3.2 基准输入
      3. 7.3.3 隔离通道信号传输
      4. 7.3.4 开漏数字输出
        1. 7.3.4.1 透明输出模式
        2. 7.3.4.2 锁存输出模式
      5. 7.3.5 上电和断电行为
      6. 7.3.6 VDD1 欠压和失去电源行为
    4. 7.4 器件功能模式
  8. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 直流链路过流检测
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
    3. 8.3 应用曲线
    4. 8.4 优秀设计实践
    5. 8.5 电源相关建议
    6. 8.6 布局
      1. 8.6.1 布局指南
      2. 8.6.2 布局示例
  9. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  10. 10机械、封装和可订购信息
    1. 10.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

上电和断电行为

当低侧电源 (VDD2) 开启时,开漏输出以高阻抗状态(高阻态)上电。上电后,如果高侧还未正常运行,输出会主动拉至低电平。这种情况在低侧启动时间加上高侧故障检测延迟时间 (tLS,STA + tHS,FLT) 之后发生,如#FIG_ABM_4GL_TRB 所示。类似地,如果正常工作期间高侧电源电压降至欠压阈值 (VDD1UV) 以下并且持续时间超过高侧故障检测延迟时间,则开漏输出被拉至低电平,如#FIG_T5T_DNL_TRB 所示。此延迟让系统能够在高侧电源缺失时可靠地关断。

比较器高侧和低侧之间的通信具有一定的延迟,即高侧消隐时间(tHS,BLK,在高压侧实现的时间常数),以便 REF 引脚的电压能够建立,同时避免在上电期间意外切换比较器输出。

#FIG_ABM_4GL_TRB#FIG_PRL_ZNL_TRB 展示了典型的上电和断电情况。

#FIG_ABM_4GL_TRB 中,低侧电源 (VDD2) 开启,但高侧电源 (VDD1) 保持关闭。输出以高阻态上电。经过 tHS, FLT 后,OUT 被拉至低电平,指示高侧出现无电源故障。

#FIG_I2X_3HL_TRB 中,高侧电源 (VDD1) 在低侧电源 (VDD2) 开启很长时间后开启。输出最初处于低电平有效状态;请参阅实例 (1)。在高侧电源启用后,需要保持一段时间 (tHS, STA + tHS, BLK),器件才会正常运行,并且输出会反映比较器的当前状态。

图 7-5 VDD2 开启且 VDD1 保持关闭
图 7-6 VDD2 保持开启;VDD1 开启
(长延迟)

#FIG_PJS_CNL_TRB 中,低侧电源 (VDD2) 开启,然后在短暂延迟后,高侧电源 (VDD1) 开启。输出最初处于高阻态。高侧故障检测延迟 (tHS,FLT) 短于高侧消隐时间 (tHS,BLK),因此在经过 tHS,FLT 后,输出被拉至低电平,指示高侧还未正常工作。经过高侧消隐时间 (tHS,BLK) 后,器件才会正常运行,并且输出会反映比较器的当前状态。

#FIG_T5T_DNL_TRB 中,高侧电源 (VDD1) 关闭,接着低侧电源 (VDD2) 关闭。经过高侧故障检测延迟时间 (tHS,FLT) 后,输出主动拉至低电平。一旦 VDD2 降至 VDD2UV 阈值以下,输出便会进入高阻态。

图 7-7 VDD2 和 VDD1 先后开启
(短暂延迟)
图 7-8 VDD1 和 VDD2 先后关闭

#FIG_IDP_GNL_TRB 中,低侧电源 (VDD2) 会在高侧完全上电后(VDD1 与 VDD2 之间的延迟大于 (tHS,STA + tHS,BLK))开启。 经过低侧启动时间 (tLS,STA) 后,器件会进入正常工作状态。

#FIG_PRL_ZNL_TRB 中,低侧电源 (VDD2) 会关闭,接着高侧电源 (VDD1) 会关闭。一旦 VDD2 降至 VDD2UV 阈值以下,输出会进入高阻态。

图 7-9 VDD1 和 VDD2 先后开启
(长延迟)
图 7-10 VDD2 和 VDD1 先后关闭