ZHCSPF7B March   2023  – April 2024 ADS127L21

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求 (1.65V ≤ IOVDD ≤ 2V)
    7. 5.7  开关特性 (1.65V ≤ IOVDD ≤ 2V)
    8. 5.8  时序要求 (2V < IOVDD ≤ 5.5V)
    9. 5.9  开关特性 (2V < IOVDD ≤ 5.5V)
    10. 5.10 时序图
    11. 5.11 典型特性
  7. 6 参数测量信息
    1. 6.1  偏移误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 内部振荡器
        2. 7.3.3.2 外部时钟
      4. 7.3.4 调制器
      5. 7.3.5 数字滤波器
        1. 7.3.5.1 宽带滤波器
          1. 7.3.5.1.1 宽带滤波器选项
          2. 7.3.5.1.2 Sinc5 滤波器级
          3. 7.3.5.1.3 FIR1 滤波器级
          4. 7.3.5.1.4 FIR2 滤波器级
          5. 7.3.5.1.5 FIR3 滤波器级
          6. 7.3.5.1.6 FIR3 默认系数
          7. 7.3.5.1.7 IIR 滤波器级
            1. 7.3.5.1.7.1 IIR 滤波器稳定性
        2. 7.3.5.2 低延时滤波器 (Sinc)
          1. 7.3.5.2.1 Sinc3 和 Sinc4 滤波器
          2. 7.3.5.2.2 Sinc3 + Sinc1 和 Sinc4 + Sinc1 级联滤波器
      6. 7.3.6 电源
        1. 7.3.6.1 AVDD1 和 AVSS
        2. 7.3.6.2 AVDD2
        3. 7.3.6.3 IOVDD
        4. 7.3.6.4 上电复位 (POR)
        5. 7.3.6.5 CAPA 和 CAPD
      7. 7.3.7 VCM 输出电压
    4. 7.4 器件功能模式
      1. 7.4.1 速度模式
      2. 7.4.2 空闲模式
      3. 7.4.3 待机模式
      4. 7.4.4 断电模式
      5. 7.4.5 复位
        1. 7.4.5.1 RESET 引脚
        2. 7.4.5.2 通过 SPI 寄存器写入进行复位
        3. 7.4.5.3 通过 SPI 输入模式进行复位
      6. 7.4.6 同步
        1. 7.4.6.1 同步控制模式
        2. 7.4.6.2 启动/停止控制模式
        3. 7.4.6.3 单次触发控制模式
      7. 7.4.7 转换开始延迟时间
      8. 7.4.8 Calibration
        1. 7.4.8.1 OFFSET2、OFFSET1、OFFSET0 校准寄存器（地址 0Ch、0Dh、0Eh）
        2. 7.4.8.2 GAIN2、GAIN1、GAIN0 校准寄存器（地址 0Fh、10h、11h）
        3. 7.4.8.3 校准过程
    5. 7.5 编程
      1. 7.5.1 串行接口 (SPI)
        1. 7.5.1.1  片选 (CS)
        2. 7.5.1.2  串行时钟 (SCLK)
        3. 7.5.1.3  串行数据输入 (SDI)
        4. 7.5.1.4  串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.1.5  SPI 帧
        6. 7.5.1.6  全双工操作
        7. 7.5.1.7  设备命令
          1. 7.5.1.7.1 无操作
          2. 7.5.1.7.2 读取寄存器命令
          3. 7.5.1.7.3 写入寄存器命令
        8. 7.5.1.8  读取转换数据
          1. 7.5.1.8.1 转换数据
          2. 7.5.1.8.2 数据就绪
            1. 7.5.1.8.2.1 DRDY
            2. 7.5.1.8.2.2 SDO/DRDY
            3. 7.5.1.8.2.3 DRDY 位
            4. 7.5.1.8.2.4 时钟计数
          3. 7.5.1.8.3 STATUS 字节
        9. 7.5.1.9  菊花链运行
        10. 7.5.1.10 3 线 SPI 模式
          1. 7.5.1.10.1 3 线 SPI 模式帧复位
        11. 7.5.1.11 SPI CRC
      2. 7.5.2 寄存器存储器 CRC
        1. 7.5.2.1 主程序存储器 CRC
        2. 7.5.2.2 FIR 滤波器系数 CRC
        3. 7.5.2.3 IIR 滤波器系数 CRC
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 SPI 操作
      2. 9.1.2 输入驱动器
      3. 9.1.3 抗混叠滤波器
      4. 9.1.4 基准电压
      5. 9.1.5 同步采样系统
    2. 9.2 典型应用
      1. 9.2.1 A 加权滤波器设计
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 PGA855 可编程增益放大器
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
        3. 9.2.2.3 应用曲线
      3. 9.2.3 THS4551 抗混叠滤波器设计
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
        3. 9.2.3.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.1 模拟输入（AINP、AINN）

ADC 的模拟输入为差分输入，输入定义为差分电压：VIN = VAINP – VAINN。为了获得出色性能，使用差分信号驱动输入，共模电压以 1/2 Vs（即 (AVDD1 + AVSS) / 2）为中心。

ADC 通过相应地配置 AVDD1 和 AVSS 电源，可接受单极或双极输入信号。图 7-1 展示了在单极电源配置下的差分信号示例。当共模电压处于 1/2 Vs (AVDD1 / 2) 时，可提供对称输入电压余量。对于单极配置，使用 AVDD1 = 5V 和 AVSS = 0V（请参阅降低 AVDD1 运行规范）。

图 7-2 展示了双极配置下的差分信号示例。信号的共模电压 (VCM) 通常为 0V。双极运行模式下使用 AVDD1 = 2.5V 和 AVSS = –2.5V。

ADS127L21 单极差分输入信号图 7-1 单极差分输入信号
ADS127L21 双极差分输入信号图 7-2 双极差分输入信号

在双极或单极电源配置中，ADC 通过将 AINN 输入连接到 AVSS、地或 1/2 Vs 来接受单端输入信号。但是，由于 AINN 现在是固定的，因此 ADC 的电压范围受 AINP 的输入电压摆幅所限制。也就是说，双极运行模式下为 ±2.5V，5V 单极运行模式下为 0V 至 5V。

图 7-3 中显示的简化电路代表模拟输入结构。

ADS127L21 模拟输入电路图 7-3 模拟输入电路

二极管可以保护 ADC 输入免受静电放电 (ESD) 事件的影响。在 ESD 受控环境中制造时，这些事件在制造过程和印刷电路板 (PCB) 组装过程中发生。如果输入被驱动至 AVSS – 0.3V 以下或 AVDD1 + 0.3V 以上，保护二极管可能会导通。在这些条件下，请使用外部钳位二极管和/或串联电阻器将输入电流限制为指定值。

输入多路复用器可提供正常或反向输入信号极性的选项。多路复用器还提供两种内部测试模式，有助于验证 ADC 性能。偏移测试模式通过将 ADC 输入短路来验证噪声和偏移误差。生成的噪声和失调电压数据由用户进行评估。通过向 AINP 输入施加 CMRR 测试信号，可使用 CMRR 测试模式测试 CMRR 性能。生成的 CMRR 测试数据也由用户进行评估。表 7-1 展示了图 7-3 的输入多路复用器电路的开关配置。

表 7-1 输入多路复用器配置
MUX[1:0] 位 闭合开关 说明
00b S1、S4 正常极性输入 (VIN = VAINP - VAINN)
01b S2、S3 反极性输入 (VIN = VAINN - VAINP)
10b S5、S6 内部噪声和偏移误差测试
11b S1、S5 使用施加到 AINP 的信号进行 CMRR 测试

ADC 通过将电压存储在 CIN 电容器上，以调制器频率 (fMOD) 对输入电压进行采样。电容器在调制器的相反时钟相位上放电，此时重复采样过程。鉴于 CIN 的瞬时电荷需求，信号必须在调制器频率下的半个周期内稳定。此频率为 t = 1 / (2 · fMOD)。为了满足这一要求，外部驱动器带宽通常需要比原始信号频率大得多。当达到所需的 THD、SNR 和增益误差性能时，即可确定驱动器的带宽足够。在中低速运行模式下，调制器频率降低，因此驱动器有更多的时间可以稳定。

采样电容器所需的输入电荷被建模为峰值电流和流入 ADC 输入端的平均电流。如方程式 15 和方程式 16 所示，平均输入电流由差分和绝对分量组成。

方程式 15. Input Current (Differential Input Voltage) = fMOD · CIN · 106 (μA/V)

其中：

  • fMOD = fCLK / 2
  • CIN = 7.4pF（1 倍输入范围）、3.6pF（2 倍输入范围）

方程式 16. Input Current (Absolute Input Voltage) = fMOD · CCM · 106 (μA/V)

其中：

  • fMOD = fCLK / 2
  • CCM = 0.35pF（1 倍输入范围）、0.17pF（2 倍输入范围）

对于 fMOD = 12.8MHz（高速模式）、CIN = 7.4pF 且 CCM = 0.35pF 的情况，差分电压产生的平均电流为 95μA/V。绝对电压产生的平均电流为 4.5μA/V。例如，如果 AINP = 4.5V 且 AINN = 0.5V，则 VIN = 4V。总 AINP 平均电流 = (4V · 95μA/V) + (4.5V · 4.5μA/V) = 400μA。总 AINN 平均电流 = (–4V · 95μA/V) + (0.5V · 4.5μA/V) = –378μA。

该器件集成了输入预充电缓冲器，可显著降低 CIN 电容器的电荷需求。当被启用时，缓冲器在采样阶段最初位于电路内。当 CIN 接近满电荷时，缓冲器被旁路（图 7-3 的 S7 和 S8 处于向上位置）。然后，外部信号驱动器为电容器提供精细充电。采样阶段完成时，调制器对采样电容器放电以完成一个转换周期。缓冲器可降低为 CIN 充电所需的输入电流，从而提高了输入阻抗并放宽了外部驱动器要求。输入缓冲器由 CONFIG1 寄存器的 AINP_BUF 和 AINN_BUF 位启用。如果 AINN 接地或连接到低阻抗固定电位，则禁用 AINN 缓冲器以降低功耗。