时钟与计时

借助时钟缓冲器,可在任意系统中轻松分配时钟

低附加抖动和偏斜以及高度灵活的输入/输出格式

通用缓冲器图

通用和可编程缓冲器

特性包括:具备卓越的偏斜和附加抖动性能;可接受多种输入格式、可选输出电平、分频器和延迟;提供引脚搭接或串行接口配置;可进行电平转换;将一个器件重复用于多个项目

扇出缓冲器图

扇出缓冲器

成本优化的解决方案。适用于所有重要信号标准的可扩展系列:LVCMOS、LVDS、LVPECL、HCSL (PCIe)、CML、(LV)TTL

零延迟缓冲器

特性包括:具有延迟补偿反馈环路的集成型 PLL,补偿长线迹飞行时间,修复不佳时钟信号而无需额外延迟

<Section CTA Link - not authored>
<Horizontal Rule is not displayed>

时钟缓冲器视频

WEBENCH® 时钟架构

通过生成完整的时钟树解决方案,TI 的  WEBENCH 时钟架构在线设计工具可为设计人员带来便利。 该工具会生成多个解决方案,并均针对性能、成本或布板空间对每个解决方案进行优化。

WEBENCH® 设计器