产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • 采用德州仪器 (TI) 的
    NanoFree™封装
  • 支持 5V VCC 运行
  • 输入电压高达 5.5V
  • 电压为 3.3V 时,tpd 最大值为 4.1ns
  • 低功耗,ICC 最大值为 10µA
  • 电压为 3.3V 时,输出驱动为 ±24mA
  • VCC = 3.3 V,TA = 25°C 时,VOLP(输出地弹反射)
    典型值小于 0.8V
  • VCC = 3.3V,TA = 25°C 时,VOHV(输出 VOH 下冲)
    典型值大于 2V
  • Ioff 支持带电插入、局部关断模式和后驱动保护
  • 可用于下行转换器,将最高 5.5V 的输入电压下行转换
    至 VCC 电平
  • 闩锁性能超出
    JESD 78 II 类规范要求的 100mA
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 200V 机器模型 (A115-A)
    • 1000V 充电器件模型 (C101)
  • 采用德州仪器 (TI) 的
    NanoFree™封装
  • 支持 5V VCC 运行
  • 输入电压高达 5.5V
  • 电压为 3.3V 时,tpd 最大值为 4.1ns
  • 低功耗,ICC 最大值为 10µA
  • 电压为 3.3V 时,输出驱动为 ±24mA
  • VCC = 3.3 V,TA = 25°C 时,VOLP(输出地弹反射)
    典型值小于 0.8V
  • VCC = 3.3V,TA = 25°C 时,VOHV(输出 VOH 下冲)
    典型值大于 2V
  • Ioff 支持带电插入、局部关断模式和后驱动保护
  • 可用于下行转换器,将最高 5.5V 的输入电压下行转换
    至 VCC 电平
  • 闩锁性能超出
    JESD 78 II 类规范要求的 100mA
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 200V 机器模型 (A115-A)
    • 1000V 充电器件模型 (C101)

此双路缓冲器和线路驱动器适用于 1.65V 至 5.5V VCC 运行环境。

SN74LVC2G241 器件设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。

NanoFree 封装技术是 IC 封装概念的一项重大突破,它将硅晶片用作封装。

SN74LVC2G241 器件被组织为两个具有独立输出使能(1OE,2OE)输入的 1 位线路驱动器。当 1OE 为低电平,2OE 为高电平时,该器件将来自 A 输入的数据传递到 Y 输出。当 1OE 为高电平,2OE 为低电平时,输出处于高阻抗状态。

为了确保在上电或断电期间处于高阻抗状态,应通过上拉电阻器将 OE 接到 VCC,通过下拉电阻器将 OE 接地;此电阻器的最小值由驱动器的灌电流能力或拉电流能力决定。

该器件完全 适用于 使用 Ioff 的不完全断电应用。Ioff 电路会禁用输出,从而在器件掉电时防止电流回流损坏器件。

此双路缓冲器和线路驱动器适用于 1.65V 至 5.5V VCC 运行环境。

SN74LVC2G241 器件设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。

NanoFree 封装技术是 IC 封装概念的一项重大突破,它将硅晶片用作封装。

SN74LVC2G241 器件被组织为两个具有独立输出使能(1OE,2OE)输入的 1 位线路驱动器。当 1OE 为低电平,2OE 为高电平时,该器件将来自 A 输入的数据传递到 Y 输出。当 1OE 为高电平,2OE 为低电平时,输出处于高阻抗状态。

为了确保在上电或断电期间处于高阻抗状态,应通过上拉电阻器将 OE 接到 VCC,通过下拉电阻器将 OE 接地;此电阻器的最小值由驱动器的灌电流能力或拉电流能力决定。

该器件完全 适用于 使用 Ioff 的不完全断电应用。Ioff 电路会禁用输出,从而在器件掉电时防止电流回流损坏器件。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同,且具有相同引脚
SN74AUP2G07 正在供货 具有漏极开路输出的 2 通道、0.8V 至 3.6V 低功耗缓冲器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC2G241 带三态输出的双路缓冲器和驱动器 数据表 (Rev. P) PDF | HTML 英语版 (Rev.P) PDF | HTML 2019年 5月 20日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74LVC2G241 Behavioral SPICE Model

SCEM614.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC2G241 IBIS Model (Rev. A)

SCEM291A.ZIP (52 KB) - IBIS Model
仿真模型

SN74LVC2G241 TINA-TI (Rev. A)

SCEM614A.ZIP (2 KB) - PSpice Model
参考设计

TIDEP0076 — 基于 AM572x 处理器并采用 DLP® 结构光的 3D 机器视觉参考设计

TIDEP0076 3D 机器视觉设计介绍了基于结构光原理的嵌入式 3D 扫描仪。将数码相机与 Sitara™ AM57xx 处理器片上系统 (SoC) 搭配使用,采集来自基于 DLP4500 的投影仪的反射光图形。可在 AM57xx 处理器 SoC 内执行已采集图形的后续处理,并计算物体的 3D 点云及其 3D 可视化。此设计提供了一款嵌入式解决方案,在基于主机 PC 的实施中具有功率、简洁性、成本和尺寸方面的优势。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00299 — EtherCAT 从属设备和多协议工业以太网参考设计

此参考设计实现了经成本优化且具有连接到应用处理器的 SPI 接口的高 EMC 抗扰性 EtherCAT 从站(双端口)。该硬件设计能够利用 AMIC110 工业通信处理器来支持多协议工业以太网和现场总线。该设计由 5V 单电源供电;PMIC 生成所有必要的板载轨道。EtherCAT 从堆栈可利用串行外设接口 (SPI) 在 AMIC110 上或应用处理器上运行。利用硬件开关,可对 AMIC110 进行配置,以从 SPI 闪存启动 EtherCAT 从固件,或通过 SPI 从应用处理器进行启动。该设计已通过运行 EtherCAT 主站的标准工业 PLC 进行了 IEC61800-3 EMC (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01568 — 12mm x 12mm、5 轨应用处理器电源定序参考设计

This reference design demonstrates a validated and cost competitive power sequencing solution for an application processor or a high performance control platform. This design supports 5 different voltage rails, optimized with layout space of 12 mm × 12 mm. The design is also capable of (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-010032 — 支持以太网和 6LoWPAN 射频网状等网络的通用数据集中器参考设计

基于 IPv6 的电网通信正在成为智能仪表和电网自动化等工业市场和应用领域的标准选择。通用数据集中器设计是一款基于 IPv6 的完整网络解决方案,集成了以太网主干通信、6LoWPAN 射频网状网络、RS-485 等功能。6LoWPAN 网状网络解决了一些主要问题,例如符合标准的互操作性、可靠性、安全性和长距离连接能力。此设计可使用一个可通过以太网主干通信访问的 Web 服务器对终端设备进行远程监控。它还提供了 3.3V 和 5V 电压轨以及多种外设接口,可通过扩展实现更高的连接能力,例如宽带电力线通信 (PLC)、蜂窝和 Wi-Fi® 连接。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0046 — 关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计

TI 基于 ARM® Cortex®-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务,同时使用标准编程模型和语言,从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0047 — 采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计

这是一个基于 AM57x 处理器和配套的 TPS659037 电源管理集成电路 (PMIC) 的参考设计。此设计特别强调了使用 AM57x 和 TPS659037 设计的系统的重要电源和热设计注意事项和技术。它包括有关电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、估计功耗和功耗摘要的参考资料和文档。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YZP) 8 Ultra Librarian
SSOP (DCT) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频