ZHCSC63F December 2013  – November 2015 TMS320F28374D , TMS320F28375D , TMS320F28376D , TMS320F28377D , TMS320F28379D

PRODUCTION DATA. 

  1. 1器件概述
    1. 1.1特性
    2. 1.2应用
    3. 1.3说明
    4. 1.4功能框图
  2. 2修订历史记录
  3. 3Device Comparison
  4. 4Terminal Configuration and Functions
    1. 4.1Pin Diagrams
    2. 4.2Signal Descriptions
    3. 4.3Pins With Internal Pullup and Pulldown
    4. 4.4Connections for Unused Pins
    5. 4.5Pin Multiplexing
      1. 4.5.1GPIO Muxed Pins
      2. 4.5.2Input X-BAR
      3. 4.5.3Output X-BAR and ePWM X-BAR
      4. 4.5.4USB Pin Muxing
      5. 4.5.5High-Speed SPI Pin Muxing
  5. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Electrical Characteristics
    5. 5.5 Power Consumption Summary
      1. 5.5.1Current Consumption Graphs
      2. 5.5.2Reducing Current Consumption
    6. 5.6 Thermal Resistance Characteristics
      1. 5.6.1ZWT Package
      2. 5.6.2PTP Package
      3. 5.6.3PZP Package
    7. 5.7 System
      1. 5.7.1Power Sequencing
      2. 5.7.2Reset Timing
        1. 5.7.2.1Reset Sources
        2. 5.7.2.2Reset Electrical Data and Timing
      3. 5.7.3Clock Specifications
        1. 5.7.3.1Clock Sources
        2. 5.7.3.2Clock Frequencies, Requirements, and Characteristics
          1. 5.7.3.2.1Input Clock Frequency and Timing Requirements, PLL Lock Times
          2. 5.7.3.2.2Internal Clock Frequencies
          3. 5.7.3.2.3Output Clock Frequency and Switching Characteristics
        3. 5.7.3.3Input Clocks and PLLs
        4. 5.7.3.4Crystal Oscillator
        5. 5.7.3.5Internal Oscillators
      4. 5.7.4Flash Parameters
      5. 5.7.5Emulation/JTAG
      6. 5.7.6GPIO Electrical Data and Timing
        1. 5.7.6.1 GPIO - Output Timing
        2. 5.7.6.2 GPIO - Input Timing
        3. 5.7.6.3Sampling Window Width for Input Signals
      7. 5.7.7Interrupts
        1. 5.7.7.1External Interrupt (XINT) Electrical Data and Timing
      8. 5.7.8Low-Power Modes
        1. 5.7.8.1Clock-Gating Low-Power Modes
        2. 5.7.8.2Power-Gating Low-Power Modes
        3. 5.7.8.3Low-Power Mode Wakeup Timing
      9. 5.7.9External Memory Interface (EMIF)
        1. 5.7.9.1Asynchronous Memory Support
        2. 5.7.9.2Synchronous DRAM Support
        3. 5.7.9.3EMIF Electrical Data and Timing
          1. 5.7.9.3.1Asynchronous RAM
          2. 5.7.9.3.2Synchronous RAM
    8. 5.8 Analog Peripherals
      1. 5.8.1Analog-to-Digital Converter (ADC)
        1. 5.8.1.1ADC Electrical Data and Timing
          1. 5.8.1.1.1ADC Input Models
          2. 5.8.1.1.2ADC Timing Diagrams
        2. 5.8.1.2Temperature Sensor Electrical Data and Timing
      2. 5.8.2Comparator Subsystem (CMPSS)
        1. 5.8.2.1CMPSS Electrical Data and Timing
      3. 5.8.3Buffered Digital-to-Analog Converter (DAC)
        1. 5.8.3.1Buffered DAC Electrical Data and Timing
    9. 5.9 Control Peripherals
      1. 5.9.1Enhanced Capture (eCAP)
        1. 5.9.1.1eCAP Electrical Data and Timing
      2. 5.9.2Enhanced Pulse Width Modulator (ePWM)
        1. 5.9.2.1Control Peripherals Synchronization
        2. 5.9.2.2ePWM Electrical Data and Timing
          1. 5.9.2.2.1Trip-Zone Input Timing
        3. 5.9.2.3External ADC Start-of-Conversion Electrical Data and Timing
      3. 5.9.3Enhanced Quadrature Encoder Pulse (eQEP)
        1. 5.9.3.1eQEP Electrical Data and Timing
      4. 5.9.4High-Resolution Pulse Width Modulator (HRPWM)
        1. 5.9.4.1HRPWM Electrical Data and Timing
      5. 5.9.5Sigma-Delta Filter Module (SDFM)
        1. 5.9.5.1SDFM Electrical Data and Timing
    10. 5.10Communications Peripherals
      1. 5.10.1Controller Area Network (CAN)
      2. 5.10.2Inter-Integrated Circuit (I2C)
        1. 5.10.2.1I2C Electrical Data and Timing
      3. 5.10.3Multichannel Buffered Serial Port (McBSP)
        1. 5.10.3.1McBSP Electrical Data and Timing
          1. 5.10.3.1.1McBSP Transmit and Receive Timing
          2. 5.10.3.1.2McBSP as SPI Master or Slave Timing
      4. 5.10.4Serial Communications Interface (SCI)
      5. 5.10.5Serial Peripheral Interface (SPI)
        1. 5.10.5.1SPI Electrical Data and Timing
          1. 5.10.5.1.1Master Mode External Timings Where Clock Phase = 0
          2. 5.10.5.1.2Master Mode External Timings Where Clock Phase = 1
          3. 5.10.5.1.3Slave Mode External Timings Where Clock Phase = 0
          4. 5.10.5.1.4Slave Mode External Timings Where Clock Phase = 1
          5. 5.10.5.1.5High-Speed Master Mode External Timings Where Clock Phase = 0
          6. 5.10.5.1.6High-Speed Master Mode External Timings Where Clock Phase = 1
          7. 5.10.5.1.7High-Speed Slave Mode External Timings Where Clock Phase = 0
          8. 5.10.5.1.8High-Speed Slave Mode External Timings Where Clock Phase = 1
      6. 5.10.6Universal Serial Bus (USB) Controller
        1. 5.10.6.1USB Electrical Data and Timing
      7. 5.10.7Universal Parallel Port (uPP) Interface
        1. 5.10.7.1uPP Electrical Data and Timing
  6. 6Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Memory
      1. 6.3.1C28x Memory Map
      2. 6.3.2Flash Memory Map
      3. 6.3.3EMIF Chip Select Memory Map
      4. 6.3.4Peripheral Registers Memory Map
      5. 6.3.5Memory Types
        1. 6.3.5.1Dedicated RAM (Mx and Dx RAM)
        2. 6.3.5.2Local Shared RAM (LSx RAM)
        3. 6.3.5.3Global Shared RAM (GSx RAM)
        4. 6.3.5.4CPU Message RAM (CPU MSGRAM)
        5. 6.3.5.5CLA Message RAM (CLA MSGRAM)
    4. 6.4 Identification
    5. 6.5 Bus Architecture - Peripheral Connectivity
    6. 6.6 C28x Processor
      1. 6.6.1Floating-Point Unit
      2. 6.6.2Trigonometric Math Unit
      3. 6.6.3Viterbi, Complex Math, and CRC Unit II (VCU-II)
    7. 6.7 Control Law Accelerator
    8. 6.8 Direct Memory Access
    9. 6.9 Interprocessor Communication Module
    10. 6.10Boot ROM and Peripheral Booting
      1. 6.10.1EMU Boot or Emulation Boot
      2. 6.10.2WAIT Boot Mode
      3. 6.10.3Get Mode
      4. 6.10.4Peripheral Pins Used by Bootloaders
    11. 6.11Dual Code Security Module
    12. 6.12Timers
    13. 6.13Nonmaskable Interrupt With Watchdog Timer (NMIWD)
    14. 6.14Watchdog
    15. 6.15Configurable Logic Block (CLB)
  7. 7Applications, Implementation, and Layout
    1. 7.1TI Design or Reference Design
      1. 7.1.1Industrial Servo Drive and AC Inverter Drive Reference Design
      2. 7.1.2Isolated Current Shunt and Voltage Measurement Reference Design for Motor Drives
      3. 7.1.3Isolated, Shunt-Based Current Sensing Reference Design
      4. 7.1.4Differential Signal Conditioning Circuit for Current and Voltage Measurement Using Fluxgate Sensors
    2. 7.2Development Tools
      1. 7.2.1F28377D Delfino Experimenter Kit
      2. 7.2.2F28377D Delfino controlCARD
    3. 7.3Software Tools
      1. 7.3.1controlSUITE
      2. 7.3.2Code Composer Studio (CCS) Integrated Development Environment (IDE)
      3. 7.3.3Pin Mux Tool
      4. 7.3.4F021 Flash Application Programming Interface (API)
    4. 7.4Training
      1. 7.4.1F2837xD Workshop
  8. 8器件和文档支持
    1. 8.1器件支持
      1. 8.1.1开发支持
      2. 8.1.2器件和开发支持工具命名规则
    2. 8.2文档支持
      1. 8.2.1相关文档
      2. 8.2.2接收文档更新通知
    3. 8.3相关链接
    4. 8.4社区资源
    5. 8.5商标
    6. 8.6静电放电警告
    7. 8.7Glossary
  9. 9机械、封装和可订购信息
    1. 9.1封装信息

1 器件概述

1.1 特性

  • 双核架构
    • 两个 TMS320C28x 32 位 CPU
    • 200MHz
    • IEEE-754 单精度浮点单元 (FPU)
    • 三角法数学单元 (TMU)
    • Viterbi / 复杂数学单元 (VCU-II)
  • 两个可编程控制律加速器 (CLA)
    • 200MHz
    • IEEE 754 单精度浮点指令
    • 独立于主 CPU 之外执行代码
  • 片上存储器
    • 512KB (256KW) 或 1MB (512KW) 闪存(ECC 保护)
    • 172KB (86KW) 或 204KB (102KW) RAM(ECC 保护或奇偶校验保护)
    • 支持第三方开发的双区安全
  • 时钟和系统控制
    • 两个内部零引脚 10MHz 振荡器
    • 片上晶体振荡器
    • 窗口化看门狗定时器模块
    • 丢失时钟检测电路
  • 1.2V 内核,3.3V I/O 设计
  • 系统外设
    • 两个支持 ASRAM 和 SDRAM 的外部存储器接口 (EMIF)
    • 双 6 通道直接存储器存取 (DMA) 控制器
    • 多达 169 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
    • 扩展外设中断控制器 (ePIE)
    • 多个支持外部唤醒的低功耗模式 (LPM)
  • 通信外设
    • USB 2.0 (MAC + PHY)
    • 支持 12 引脚 3.3V 兼容通用并行端口 (uPP) 接口
    • 两个控制器局域网 (CAN) 模块(引脚可引导)
    • 三个高速(最高 50MHz)SPI 端口(引脚可引导)
    • 两个多通道缓冲串行端口 (McBSP)
    • 四个串行通信接口 (SCI/UART)(引脚可引导)
    • 两个 I2C 接口(引脚可引导)
  • 模拟子系统
    • 多达四个模数转换器 (ADC)
      • 16 位模式
        • 每个转换器的吞吐量为 1.1MSPS(系统吞吐量高达 4.4MSPS)
        • 差分输入
        • 多达 12 个外部通道
      • 12 位模式
        • 每个转换器的吞吐量为 3.5MSPS(系统吞吐量高达 14MSPS)
        • 单端输入
        • 多达 24 个外部通道
      • 每个 ADC 上有单个采样与保持 (S/H) 电路
      • ADC 转换的硬件集成后置处理
        • 饱和偏移校准
        • 定点计算误差
        • 具有中断功能的高、低和过零比较
        • 触发至采样延迟捕捉
    • 八个具有 12 位数模转换器 (DAC) 参考的窗口化比较器
    • 3 个 12 位缓冲 DAC 输出
  • 增强型控制外设
    • 24 条具有增强功能的脉宽调制器 (PWM) 通道
    • 16 条高分辨率脉宽调制器 (HRPWM) 通道
      • 8 个 PWM 模块的 A 和 B 通道均可实现高分辨率
      • 死区支持(对于标准和高分辨率均支持)
    • 6 个增强型捕捉 (eCAP) 模块
    • 3 个增强型正交编码器脉冲 (eQEP)模块
    • 八条 Δ-Σ 滤波器模块 (SDFM) 输入通道,每条通道 2 个并联滤波器
      • 标准 SDFM 数据滤波
      • 用于快速响应超范围情况的比较器滤波器
  • 封装选项:
    • 无铅,绿色环保封装
    • 337 焊球全新细间距球栅阵列 (nFBGA) [后缀 ZWT]
    • 176 引脚 PowerPAD™散热增强型半高四方扁平 (HLQFP) [PTP后缀]
    • 100 引脚 PowerPAD 耐热增强型薄型四方扁平封装 (HTQFP) [PZP 后缀]
  • 温度选项:
    • T:-40ºC 至 105ºC(结温)
    • S:–40ºC 到 125ºC(结温)
    • Q:–40ºC 到 125ºC(自然通风)
      (针对汽车应用的 Q100 认证)

1.3 说明

本示例中使用的 Delfino™TMS320F2837xD 是一款功能强大的 32 位浮点微控制器单元 (MCU),针对高级闭环控制 应用 而设计,例如工业驱动器和伺服电机控制太阳能逆变器和转换器数字电源电力输送以及电力线通信。数字电源和工业驱动器的完整开发包作为 powerSUITEDesignDRIVE 方案的一部分提供。而 Delfino 产品系列并不是 TMS320C2000™产品组合的新成员,F2837xD 支持新型双核 C28x 架构,显著提升了系统性能;同时集成有模拟和控制外设,允许设计人员整合控制架构,消除了在高端系统中使用多处理器的需求。

双实时控制子系统基于 TI 的 32 位 C28x 浮点 CPU,每个内核中可提供 200MHz 的信号处理性能。C28x CPU 的性能通过新型 TMU 加速器和 VCU 加速器得到了进一步提升,TMU 加速器可快速执行包含变换和转矩环路计算中常见的三角运算的算法;VCU 加速器可缩短编码应用中常见的复杂数学运算的 时间。

F2837xD 微控制器系列 采用 两个 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器,运行速度与主 CPU 相同。该 CLA 会对外设触发器作出响应,并与主 C28x CPU 同时执行代码。这种并行处理功能可有效加倍实时控制系统的计算性能。通过利用 CLA 执行时间关键型功能,主 C28x CPU 可以得到释放,以便用于执行通信和诊断等其他任务。双 C28x+CLA 架构可在各种系统任务之间实现智能分区。例如,一个 C28x+CLA 内核可用于跟踪速度和位置,而另一个 C28x+CLA 内核则可用于控制转矩和电流环路。

TMS320F2837xD 支持高达 1MB (512KW) 的板载闪存(含纠错码 (ECC))以及高达 204KB (102KW) 的 SRAM。每个 CPU 上还提供两个 128 位安全区,以实现代码保护。

F2837xD MCU 上还集成了性能模拟和控制外设,进一步实现系统整合。四个独立的 16 位 ADC 可准确、高效地管理多个模拟信号,从而最终提高系统吞吐量。新型 Σ-Δ 滤波器模块 (SDFM) 与 Σ-Δ 调制器配合使用可实现隔离分流测量。包含窗口化比较器的比较器子系统 (CMPSS) 可在超过或未满足电流限制条件的情况下保护功率级。其他模拟和控制外设包括 DAC、PWM、eCAPs、eQEP 以及其他外设。

凭借可配置逻辑模块 (CLB),德州仪器 (TI) 可为所选的 C2000 器件 提供 附加的 接口和™控制功能。请参见 Table 3-1 以了解支持 CLB 功能的器件。

EMIF、CAN 模块(符合 ISO11898-1/CAN 2.0B)等外设以及新型 uPP 接口扩展了 F2837xD 的连接功能。uPP 接口是 C2000 MCU 的新功能,支持利用相似的 uPP 接口与 FPGA 或其他处理器实现高速并行连接。最后,具有 MAC 和 PHY 的 USB 2.0 端口使用户能够轻松地将通用串行总线 (USB) 连接功能添加到其应用中。

器件信息(1)

产品型号封装封装尺寸
TMS320F28379DZWTnFBGA (337)16.0mm x 16.0mm
TMS320F28377DZWTnFBGA (337)16.0mm x 16.0mm
TMS320F28376DZWTnFBGA (337)16.0mm x 16.0mm
TMS320F28375DZWTnFBGA (337)16.0mm x 16.0mm
TMS320F28374DZWTnFBGA (337)16.0mm x 16.0mm
TMS320F28379DPTPHLQFP (176)24.0mm × 24.0mm
TMS320F28377DPTPHLQFP (176)24.0mm × 24.0mm
TMS320F28376DPTPHLQFP (176)24.0mm x 24.0mm
TMS320F28375DPTPHLQFP (176)24.0mm x 24.0mm
TMS320F28374DPTPHLQFP (176)24.0mm x 24.0mm
TMS320F28375DPZPHTQFP (100)14.0mm x 14.0mm
(1) 有关这些器件的更多信息,请参见Section 9机械、封装和可订购信息

1.4 功能框图

Figure 1-1 显示了 CPU 系统及相关外设。

TMS320F28379D TMS320F28377D TMS320F28376D TMS320F28375D TMS320F28374D fbd_prs880.gif Figure 1-1 功能方框图