ZHCUBS6 January   2024

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 模拟接口
      1. 2.1.1 ADC 通道输入
        1. 2.1.1.1 高带宽、全差分电路：THS4551
        2. 2.1.1.2 精密、高 CMRR 电路：PGA855
      2. 2.1.2 电压基准
    2. 2.2 电源
      1. 2.2.1 USB 电源以及何时从外部为电路板供电
    3. 2.3 数字接口和时钟输入
      1. 2.3.1 数字接口连接
      2. 2.3.2 时钟选择
    4. 2.4 ADS9227EVM 快速入门指南
  9. 3软件
    1. 3.1 ADS9227EVM 软件参考
      1. 3.1.1 ADS9227EVM-GUI 软件安装
      2. 3.1.2 USB 驱动程序安装
      3. 3.1.3 使用配置选项卡
      4. 3.1.4 使用采集选项卡
      5. 3.1.5 使用 INL/DNL 工具
      6. 3.1.6 使用直方图选项卡
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  11. 5其他信息
    1.     商标
  12. 6相关文档

2.3.2 时钟选择

ADS9227EVM 通过以下选项来为 ADS9227 提供转换时钟：来自 TSWDC155EVM 的 CMOS 时钟、来自外部源的 CMOS 时钟以及来自外部源的 LVDS 时钟。表 3-2 和图 3-7 概述了 EVM 上可用的 ADS9227 采样时钟选项。默认情况下，TSWDC155EVM（单独出售）上的 FPGA 控制器提供一个单端 CMOS 时钟，该时钟可通过将 JP6 配置为 [2-3] 位置来直接连接到 ADS9227 上的 SMPL_CLKP 引脚。通过在 JP7 上安装分流器，将 SMPL_CLKM 连接到 GND。最后，在 JP5 上的 [2-3] 位置安装跳线，从 FPGA 控制器提供 SMPL_SYNC 输入，用于在数据采集开始时同步 ADS9227上的内部均值滤波器。用户可利用这个默认配置从 EVM GUI 中列出的选项中选择时钟频率。

使用外部 CMOS 时钟时，将 JP6 移动到 [1-2] 位置，在 JP4 上安装分流器，并将外部时钟源连接到 SMA 连接 J6。要使用 LVDS 时钟，请从 JP4 上移除跳线，并在 R26 的空间上安装一个 100Ω 电阻器。确保任何外部时钟源都具有低抖动，从而更大限度地提高 ADS9227 的性能。

表 2-2 ADS9227EVM 的采样时钟设置

采样时钟 (SMPL_CLK)

JP4

JP6

(SMPL_CLKP)

JP7

(SMPL_CLKM)

R26

TSWDC155EVM (CMOS)

—

[2-3]

已安装

未安装

外部 (CMOS - J6)

已安装

[1-2]

已安装

未安装

外部 (LVDS - J6/J8)

未安装

[1-2]

未安装

已安装 (100Ω)

GUID-20240116-SS0I-BJCF-GZFQ-RLGHVGVWTRG3-low.svg图 2-7 采样时钟选择