ZHCUBI1 November 2023
LMK3H0102 的时钟输出对通过 50Ω 单端引线路由至 SMA 端口 (OUT[1:0]_P/OUT[1:0]_N)。这些输出具有串联电阻器(已安装 0Ω)选项。LMK3H0102EVM 的默认输出配置为交流耦合 LP-HCSL(对于 OUT0)和直流耦合 LP-HCSL(对于 OUT1)。这些输出中的每一个都可以根据 LMK3H0102 数据表的“输出格式类型”部分配置为 AC-LVDS、DC-LVDS、LP-HCSL 和 LVCMOS 输出格式。
LMK3H0102 的 REF_CTRL 引脚可配置为额外的 LVCMOS 时钟 REF_CLK,从而支持最多 5 个 LVCMOS 时钟输出。REF_CLK 输出通过 33Ω 串联电阻器路由至 REFCLK SMA 端口,并可选择使用一个连接至 GND 的 10pF 电容器。
OUT0 和 OUT1 LVCMOS 输出的输出高电平由 VDDO 平面上的电压设置。REF_CLK 输出的输出高电平由 VDD 平面上的电压设置。