ZHCAA38E August   2021  – January 2023 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   将快速串行接口 (FSI) 应用于应用中的多个器件
  2.   商标
  3. 1FSI 模块简介
  4. 2FSI 应用
  5. 3握手机制
    1. 3.1 菊花链握手机制
    2. 3.2 星型握手机制
  6. 4发送和接收 FSI 数据帧
    1. 4.1 FSI 数据帧配置 API
    2. 4.2 开始传输数据帧
  7. 5菊花链拓扑测试
    1. 5.1 两器件 FSI 通信
      1. 5.1.1 CPU 控制
      2. 5.1.2 DMA 控件
      3. 5.1.3 硬件控制
    2. 5.2 三器件 FSI 通信
      1. 5.2.1 CPU/DMA 控制
      2. 5.2.2 硬件控制
        1. 5.2.2.1 三器件菊花链系统的偏斜补偿
          1. 5.2.2.1.1 CPU/DMA 控制
          2. 5.2.2.1.2 硬件控制
  8. 6星型拓扑测试
  9. 7通过 FSI 进行事件同步
    1. 7.1 引言
      1. 7.1.1 分布式系统的事件同步需求
      2. 7.1.2 采用 FSI 事件同步机制的解决方案
      3. 7.1.3 FSI 事件同步机制功能概述
    2. 7.2 C2000Ware FSI EPWM 同步示例
      1. 7.2.1 C2000Ware 示例工程的位置
      2. 7.2.2 软件配置综述
        1. 7.2.2.1 主控器件配置
        2. 7.2.2.2 节点器件配置
      3. 7.2.3 1 主控和 2 节点 F28002x 器件菊花链测试
        1. 7.2.3.1 硬件设置和配置
        2. 7.2.3.2 试验结果
      4. 7.2.4 1 主控和 8 节点 F28002x 器件菊花链测试
        1. 7.2.4.1 硬件设置和配置
        2. 7.2.4.2 试验结果
      5. 7.2.5 C2000 理论上的不确定性
    3. 7.3 FSI 事件同步的其他提示和用法
      1. 7.3.1 运行示例
      2. 7.3.2 目标配置文件
      3. 7.3.3 星型配置事件同步的用法
  10. 8参考文献
  11. 9修订历史记录

7.2.2.2 节点器件配置

节点器件在收到 Ping 数据包后，必须根据节点中器件的顺序，在一定的延迟后生成 EPWM 同步信号。在随工程一同提供的 fsi_daisy_epwmsync_node.syscfg 文件中完成延迟配置。如#GUID-BA7F8910-7A9C-4E4C-96D4-231157C31F19 中所示，必须使用“Counter0”选项卡下可配置逻辑块 (CLB) 中的计数器值“match”来完成配置。FSM 块包含的逻辑是，一旦获得 Ping 数据包接收信号，在匹配计数延迟后生成 EPWM 同步输入信号。使用 CPU1_CLB 构建配置构建工程后，可在该工程的“syscfg”选项卡下的 clb.html 文件中看到使用 sysconfig 文件完成的 CLB 配置，如#GUID-C2DE142A-1600-4054-8E46-359E2F9791A6 所示。

图 7-6 CLB 块配置
图 7-7 配置的 CLB 块

与主控器件类似，用户可以使用 EPWM_TIMER_TBPRD 作为频率、使用 EPWM_CMPA_VALUE 作为 EPWM1A 占空比以及使用 EPWM_CMPB_VALUE 作为 EPWM1B 占空比，为相应节点配置 EPWM 频率和占空比。

F28004x 和 F28002x 的 CLB 配置略有不同。F28004x 器件必须通过 EPWM XBAR 将 CLBx_OUT 路由到 FSITX 外部触发器连接件，而 F28002x 器件已更新为将 FSITX 外部连接件直接连接到 CLBx_OUT。用户可以参阅器件参考手册，了解具体信息。