ZHCSDA4C November   2012  – January 2015 DS90UH927Q-Q1

PRODUCTION DATA.  

  1. 特性
  2. 应用范围
  3. 说明
  4. 修订历史记录
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  DC Electrical Characteristics
    6. 6.6  AC Electrical Characteristics
    7. 6.7  DC and AC Serial Control Bus Characteristics
    8. 6.8  Recommended Timing Requirements for the Serial Control Bus
    9. 6.9  Timing Requirements
    10. 6.10 Typical Characteristics
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  High-Speed Forward Channel Data Transfer
      2. 7.3.2  Low-Speed Back Channel Data Transfer
      3. 7.3.3  Common Mode Filter Pin (CMF)
      4. 7.3.4  Video Control Signals
      5. 7.3.5  EMI Reduction Features
        1. 7.3.5.1 LVCMOS VDDIO Option
      6. 7.3.6  Built-In Self Test (BIST)
        1. 7.3.6.1 BIST Configuration and Status
      7. 7.3.7  Forward Channel and Back Channel Error Checking
      8. 7.3.8  Internal Pattern Generation
        1. 7.3.8.1 Pattern Options
        2. 7.3.8.2 Color Modes
        3. 7.3.8.3 Video Timing Modes
        4. 7.3.8.4 External Timing
        5. 7.3.8.5 Pattern Inversion
        6. 7.3.8.6 Auto Scrolling
      9. 7.3.9  Remote Auto Power Down Mode
      10. 7.3.10 Input RxCLKIN Loss Detect
      11. 7.3.11 Serial Link Fault Detect
      12. 7.3.12 INTERRUPT Pin (INTB)
      13. 7.3.13 General-Purpose I/O
        1. 7.3.13.1 GPIO[3:0]
        2. 7.3.13.2 GPIO[8:5]
      14. 7.3.14 I2S Audio Interface
        1. 7.3.14.1 I2S Transport Modes
        2. 7.3.14.2 I2S Repeater
      15. 7.3.15 Additional Features
    4. 7.4 Device Functional Modes
      1. 7.4.1 Power Down (PDB)
      2. 7.4.2 Backward Compatible Mode
      3. 7.4.3 Low Frequency Optimization (LFMODE)
      4. 7.4.4 FPD-Link Input Frame and Color Bit Mapping Select
      5. 7.4.5 HDCP
        1. 7.4.5.1 HDCP Repeater
        2. 7.4.5.2 HDCP I2S Audio Encryption
        3. 7.4.5.3 Repeater Configuration
        4. 7.4.5.4 Repeater Connections
          1. 7.4.5.4.1 Repeater Fan-Out Electrical Requirements
    5. 7.5 Programming
      1. 7.5.1 Serial Control Bus
    6. 7.6 Register Maps
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
  9. Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 CML Interconnect Guidelines
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档 
    2. 11.2 商标
    3. 11.3 静电放电警告
    4. 11.4 术语表
  12. 12机械封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 具有片上密钥存储器的集成型高带宽数字内容保护 (HDCP) 加密引擎
  • 双向控制通道接口,可连接到 I2C 兼容串行控制总线
  • 低电磁干扰 (EMI) FPD-Link 视频输入
  • 支持高清 (720p) 数字视频格式
  • 支持 5MHz 至 85MHz 像素时钟 (PCLK)
  • 支持 RGB888 + VS、HS、DE 和 I2S 音频
  • 多达 4 个针对环绕立体声应用的 I2S 数字音频输入
  • 4 条具有 2 个专用引脚的双向通用输入输出 (GPIO) 通道
  • 通过 1.8V 或 3.3V 兼容 LVCMOS I/O 接口实现 3.3V 单电源运行
  • 长达 10 米的交流耦合屏蔽双绞线 (STP) 互连
  • 具有嵌入式时钟的直流均衡和扰频数据
  • 支持 HDCP 中继器应用
  • 内部模式生成
  • 低功率模式最大限度地减少了功率耗散
  • 汽车应用级产品:符合 AEC-Q100 2 级要求
  • >8kV 的人体模型 (HBM) 和 ISO 10605 静电放电 (ESD) 额定值
  • 向后兼容模式

2 应用范围

  • 汽车导航显示屏
  • 后座娱乐系统

3 说明

DS90UH927Q-Q1 串行器与 DS90UH928Q-Q1 或 DS90UH926Q-Q1 解串器配套使用,可针对汽车娱乐系统内的内容受保护数字视频的安全分发提供一套解决方案。 该芯片组将 FPD-Link 视频接口转换为单对高速串行化接口。 数字视频数据采用业界标准的高带宽数字内容保护 (HDCP) 复制保护方案加以保护。 FPD-Link III 串行总线方案支持通过单个差分链路实现高速正向通道数据传输和低速反向通道通信的全双工控制。 通过单个差分对整合音频、视频和和控制数据可减小互连线尺寸和重量,同时还消除了偏差问题并简化了系统设计。

DS90UH927Q-Q1 串行器嵌入时钟,内容保护数据有效载荷,并将信号电平位移至高速差分信令。 多达 24 个 RGB 数据位连同 3 个视频控制信号和多达 4 个 I2S 数据输入一起被串行化。

凭借 FPD-Link 数据接口,该器件可轻松连接数据源,同时还能减小 EMI 和总线宽度。 通过使用低压差分信令、数据扰频和随机生成以及直流均衡功能可最大程度减少高速 FPD-Link III 总线上的 EMI。

串化器和解串器上都执行 HDCP 密钥引擎。 HDCP 密钥被存储在片载存储器中。

器件信息(1)

器件型号 封装 封装尺寸(标称值)
DS90UH927Q-Q1 WQFN (40) 6.00mm x 6.00mm
  1. 要了解所有可用封装,请见数据表末尾的可订购产品附录。

应用图

DS90UH927Q-Q1 UH927_AppsDiagram.gif