ZHCSCY0 October   2014 TMS570LS0232

PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 功能方框图
  2. 2修订历史记录
  3. 3器件封装和引脚功能
    1. 3.1 PZ QFP 封装引脚分配（100 引脚）
    2. 3.2 引脚配置和功能
      1. 3.2.1  高端定时器 (N2HET)
      2. 3.2.2  增强型正交编码器脉冲模块 (eQEP)
      3. 3.2.3  通用输入/输出 (GIO)
      4. 3.2.4  控制器局域网络接口模块 (DCAN1，DCAN2)
      5. 3.2.5  多缓冲串行外设接口 (MibSPI1)
      6. 3.2.6  标准串行外设接口 (SPI2)
      7. 3.2.7  本地互连网络控制器 (LIN)
      8. 3.2.8  多缓冲模数转换器 (MibADC)
      9. 3.2.9  系统模块
      10. 3.2.10 错误信令模块 (ESM)
      11. 3.2.11 主振荡器
      12. 3.2.12 测试/调试接口
      13. 3.2.13 闪存
      14. 3.2.14 内核电源
      15. 3.2.15 I/O 电源
      16. 3.2.16 内核和 I/O 电源接地基准
    3. 3.3 输出复用和控制
      1. 3.3.1 输出多路复用的注意事项
      2. 3.3.2 多路复用控制寄存器的通用规则
    4. 3.4 特定复用选项
      1. 3.4.1 eQEP 输入过滤
        1. 3.4.1.1 eQEPA 输入
        2. 3.4.1.2 eQEPB 输入
        3. 3.4.1.3 eQEPI 输入
        4. 3.4.1.4 eQEPS 输入
      2. 3.4.2 N2HET PIN_nDISABLE 输入端口
  4. 4规范
    1. 4.1  自然通风运行温度范围内的最大绝对值，
    2. 4.2  处理额定值
    3. 4.3  上电小时数 (POH)
    4. 4.4  建议的运行条件
    5. 4.5  建议时钟域运行条件下的开关特性
    6. 4.6  要求等待状态
    7. 4.7  推荐运行条件内的功耗
    8. 4.8  PZ 的热阻特性
    9. 4.9  推荐运行条件下的输入/输出电气特性
    10. 4.10 输出缓冲器驱动强度
    11. 4.11 输入时序
    12. 4.12 输出时序
  5. 5系统信息和电气技术规范
    1. 5.1  电压监视器特性
      1. 5.1.1 重要考虑
      2. 5.1.2 电压监视器运行
      3. 5.1.3 电源过滤
    2. 5.2  电源排序和加电复位
      1. 5.2.1 加电顺序
      2. 5.2.2 断电序列
      3. 5.2.3 加电复位：nPORRST
        1. 5.2.3.1 nPORRST 电气和时序要求
    3. 5.3  热复位 (nRST)
      1. 5.3.1 热复位的原因
      2. 5.3.2 nRST 时序要求
    4. 5.4  ARM Cortex-R4 CPU 信息
      1. 5.4.1 ARM Cortex-R4 CPU 的特性概要
      2. 5.4.2 由软件启用的 ARM Cortex-R4 CPU 的功能
      3. 5.4.3 双内核执行
      4. 5.4.4 GCLK 之后的双重 CPU 时钟树
      5. 5.4.5 ARM Cortex-R4 CPU 用于安全目的的比较模块 (CCM)
      6. 5.4.6 CPU 自检
        1. 5.4.6.1 针对 CPU 自检的应用序列
        2. 5.4.6.2 CPU 自检时钟配置
        3. 5.4.6.3 CPU 自检范围
    5. 5.5  时钟
      1. 5.5.1 时钟源
        1. 5.5.1.1 主振荡器
          1. 5.5.1.1.1 针对主振荡器的时序要求
        2. 5.5.1.2 低功耗振荡器
          1. 5.5.1.2.1 特性
          2. 5.5.1.2.2 LPO 电气和时序技术规格
        3. 5.5.1.3 锁相环 (PLL) 时钟模块
          1. 5.5.1.3.1 方框图
          2. 5.5.1.3.2 PLL 时序技术规格
      2. 5.5.2 时钟域
        1. 5.5.2.1 时钟域说明
        2. 5.5.2.2 将时钟域映射到器件模块
      3. 5.5.3 时钟测试模式
    6. 5.6  时钟监视
      1. 5.6.1 时钟监视时序
      2. 5.6.2 外部时钟 (ECLK) 输出功能
      3. 5.6.3 双时钟比较器
        1. 5.6.3.1 特性
        2. 5.6.3.2 DCC 时钟源中断的映射
    7. 5.7  去毛刺脉冲滤波器
    8. 5.8  器件存储器映射
      1. 5.8.1 存储器映射图
      2. 5.8.2 存储器映射表
      3. 5.8.3 主器件/从器件访问权限
    9. 5.9  闪存存储器
      1. 5.9.1 闪存存储器配置
      2. 5.9.2 闪存模块的主要特性
      3. 5.9.3 针对闪存访问的 ECC 保护
      4. 5.9.4 闪存访问速度
    10. 5.10 程序闪存的闪存编程和擦除时序
    11. 5.11 闪存编程和擦除时序数据闪存
    12. 5.12 紧耦合 RAM 接口模块
      1. 5.12.1 特性
      2. 5.12.2 TCRAMW ECC 支持
    13. 5.13 用于外设 RAM 访问的奇偶校验保护
    14. 5.14 片载 SRAM 初始化和测试
      1. 5.14.1 使用 PBIST 的片载 SRAM 自检
        1. 5.14.1.1 特性
        2. 5.14.1.2 PBIST RAM 组
      2. 5.14.2 片载 SRAM 自动初始化
    15. 5.15 矢量中断管理器
      1. 5.15.1 VIM 特性
      2. 5.15.2 中断请求分配
    16. 5.16 实时中断模块
      1. 5.16.1 特性
      2. 5.16.2 方框图
      3. 5.16.3 时钟源选项
    17. 5.17 错误信令模块
      1. 5.17.1 特性
      2. 5.17.2 ESM 通道分配
    18. 5.18 复位/异常中断/错误状态
    19. 5.19 数字窗口式看门狗
    20. 5.20 调试子系统
      1. 5.20.1 方框图
      2. 5.20.2 调试组件内存映射
      3. 5.20.3 JTAG 识别代码
      4. 5.20.4 调试 ROM
      5. 5.20.5 JTAG 扫描接口时序
      6. 5.20.6 高级 JTAG 安全模块
      7. 5.20.7 边界扫描链
  6. 6外设信息和电气技术规范
    1. 6.1 外设图例
    2. 6.2 多缓冲12位模数转换器
      1. 6.2.1 特性
      2. 6.2.2 事件触发选项
        1. 6.2.2.1 MIBADC 事件触发接线
      3. 6.2.3 ADC 电气和时序技术规格
      4. 6.2.4 性能（精度）技术规格
        1. 6.2.4.1 MibADC 非线性误差
        2. 6.2.4.2 MibADC 总误差
    3. 6.3 通用输入/输出
      1. 6.3.1 特性
    4. 6.4 增强型高端定时器 (N2HET)
      1. 6.4.1 特性
      2. 6.4.2 N2HET RAM 组织结构
      3. 6.4.3 输入时序技术规格
      4. 6.4.4 N2HET 校验
        1. 6.4.4.1 使用双时钟比较器 (DCC) 的输出监视
      5. 6.4.5 禁用 N2HET 输出
      6. 6.4.6 高端定时器发送单元 (N2HET)
        1. 6.4.6.1 特性
        2. 6.4.6.2 触发连接
    5. 6.5 控制器局域网络 (DCAN)
      1. 6.5.1 特性
      2. 6.5.2 电气和时序技术规格
    6. 6.6 本地互连网络接口 (LIN)
      1. 6.6.1 LIN 特性
    7. 6.7 多缓冲/标准串行外设接口
      1. 6.7.1 特性
      2. 6.7.2 MibSPI 发送和接收 RAM 组织结构
      3. 6.7.3 MibSPI 发送触发事件
        1. 6.7.3.1 MIBSPI1 事件触发接线
      4. 6.7.4 MibSPI/SPI 主控模式 I/O 时序规范
      5. 6.7.5 SPI 受控模式 I/O 时序
    8. 6.8 增强型正交编码器 (eQEP)
      1. 6.8.1 针对 eQEPx 模块的时钟使能控制
      2. 6.8.2 使用 eQEP 相位误差
      3. 6.8.3 到 eQEPx 模块的输入连接
      4. 6.8.4 增强型正交编码器脉冲 (eQEPx) 时序
  7. 7器件和文档支持
    1. 7.1 器件支持
      1. 7.1.1 开发支持
        1. 7.1.1.1 开始使用
      2. 7.1.2 器件命名规则
    2. 7.2 文档支持
      1. 7.2.1 德州仪器 (TI) 相关文档
    3. 7.3 社区资源
    4. 7.4 商标
    5. 7.5 静电放电警告
    6. 7.6 术语表
    7. 7.7 器件识别码寄存器
    8. 7.8 芯片识别寄存器
    9. 7.9 模块认证
      1. 7.9.1 DCAN 认证
      2. 7.9.2 LIN 认证
        1. 7.9.2.1 LIN 主控模式
        2. 7.9.2.2 LIN 受控模式 - 固定波特率
        3. 7.9.2.3 LIN 受控模式 - 自适应波特率
  8. 8机械、封装和可订购产品附录
    1. 8.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7 器件和文档支持

7.1 器件支持

7.1.1 开发支持

德州仪器 (TI) 为 Hercules™ 安全 MCU 系列产品提供了大量的开发工具，其中包括评估处理器性能、生成代码、开发算法执行的工具，以及完全集成和调试的软件和硬件模块。

下列产品支持基于 Hercules™ 应用的开发：

软件开发工具

  • Code Composer Studio™ 集成开发环境 (IDE)
    • C/C++ 编译器
    • 代码生成工具
    • 汇编器/连接器
    • 周期精确模拟器
  • 应用算法
  • 示例应用代码

硬件开发工具

  • 开发和评估板
  • 基于 JTAG 的仿真器 - XDS100™v2、XDS200、 XDS560™ v2 仿真器
  • 闪存编程工具
  • 电源
  • 文档和线缆

7.1.1.1 开始使用

这个部分给出了首次进行开发 TMS570 MCU 器件的步骤简介。 有关这些步骤的详细信息，请参阅以下内容：

  • 《Hercules™ ARM® Cortex®-R4F 微控制器的初始化》（SPNA106）

7.1.2 器件命名规则

为了指明产品开发周期的阶段，TI 为所有器件的部件号分配了前缀。 每个商用系列产品都有这三个前缀中的一个：TMX，TMP 或 TMS。这些前缀代表了产品开发的发展阶段，即从工程原型 (TMX) 直到完全合格的生产器件 (TMS)。

器件开发进化流程”部分中删除了开发工具：

    TMX 试验器件不一定代表最终器件的电气规范标准。
    TMP 最终的芯片模型符合器件的电气技术规范，但是未经完整的质量和可靠性验证。
    TMS 完全合格的生产器件。

TMX 和 TMP 器件在供货时附带如下免责条款：

“开发的产品用于内部评估用途。”

TMS 器件已进行完全特性描述，并且器件的质量和可靠性已经完全论证。 TI 的标准保修证书适用。

预测显示原型器件（TMX 或者 TMP）的故障率大于标准生产器件。 由于它们的预计的最终使用故障率仍未定义，德州仪器建议不要将这些器件用于任何生产系统。 只有合格的产品器件将被使用。

Figure 7-1给出了 TMS570LS0232 的编号和符号命名规则。

device_numbering_conv_f8_spns242.gifFigure 7-1 器件编号惯例

7.2 文档支持

下列文档介绍了 TMS570LS0232 微控制器。

    SPNU603《TMS570LS0232 16/32 位 RISC 闪存微控制器技术参考手册》详述了针对每一个外设和器件中的子系统的集成、环境、功能说明，以及程序设计模型。
    SPNZ217TMS570LS0232 微控制器芯片修订版本 A 芯片勘误表描述了针对器件芯片修订版本的功能技术规格的使用注释和已知例外情况。

7.3 社区资源

下列链接提供到 TI 社区资源的连接。 链接的内容由各个分销商“按照原样”提供。 这些内容并不构成 TI 技术规范和标准且不一定反映 TI 的观点；请见 TI 的使用条款。

    TI E2E™ 在线社区 TI 工程师对工程师 (E2E) 社区。 此社区的创建目的是为了促进工程师之间协作。 在 e2e.ti.com 中，您可以咨询问题、共享知识、探索思路，在同领域工程师的帮助下解决问题。
    德州仪器 (TI) 嵌入式处理器维基网站 德州仪器 (TI) 嵌入式处理器维基网站。 此网站的建立是为了帮助开发人员从德州仪器 (TI) 的嵌入式处理器入门并且也为了促进与这些器件相关的硬件和软件的总体知识的创新和增长。

7.4 商标

Hercules, Code Composer Studio, XDS100, XDS560, E2E are trademarks of Texas Instruments.

ARM, Cortex are registered trademarks of ARM Limited (or its subsidiaries) in the EU and.

CoreSight is a trademark of ARM Limited.

7.5 静电放电警告

esds-image

ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

7.6 术语表

SLYZ022 — TI 术语表。

这份术语表列出并解释术语、首字母缩略词和定义。

7.7 器件识别码寄存器

该器件识别码寄存器确定了器件的几个方面，包括芯片版本。 器件识别码寄存器的详细信息显示在Table 7-1中。 该器件的器件识别码寄存器值是：

  • 版本 0 = 0x8048AD05
  • 版本 A = 0x8048AD0D

Figure 7-2 器件 ID 位分配寄存器
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
CP-15 唯一 ID 技术
R-1 R-00000000100100 R-0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
TECH I/O 电压 外设奇偶校验 闪存 ECC RAM ECC 版本 1 0 1
R-101 R-0 R-1 R-10 R-1 R-00001 R-1 R-0 R-1
图例：R/W = 读/写；R = 只读；-n = 复位后的值

Table 7-1 器件 ID 位分配寄存器字段说明

位 字段 值 说明
31 CP15 表明协同处理器 15 的存在
1 CP15 存在
30-17 唯一 ID 100100

芯片版本（修订版）位。

此位字段拥有一个针对专用器件配置（芯片）的唯一编号。
16-13 TECH 器件的生产工艺。
0101 F021
12 I/O 电压 该器件的 I/O 电压。
0 I/O 是 3.3v
11 外设奇偶校验 外设奇偶校验
1 外设存储器的奇偶校验
10-9 闪存 ECC 闪存 ECC
10 带 ECC 的程序存储器
8 RAM ECC 表示 RAM 内存 ECC 是否存在。
1 ECC 被执行
7-3 修订版本 0 该器件的修订版本。
2-0 系列 ID 101 平台系列 ID 一直是 0b101

7.8 芯片识别寄存器

位于地址 0xFFFFFF7C 和 0xFFFFFF80 的两个芯片 ID 寄存器构成了一个 64 位芯片 ID，其中含有如Table 7-2 所示的信息。

Table 7-2 芯片 - ID 寄存器

项目 位编号 位位置
晶圆上的 X 坐标 12 0xFFFFFF7C[11:0]
晶圆上的Y 坐标 12 0xFFFFFF7C[23:12]
晶圆 # 8 0xFFFFFF7C[31:24]
批号 # 24 0xFFFFFF80[23:0]
被保留 8 0xFFFFFF80[31:24]

7.9 模块认证

以下通信模块已经被授予遵守标准的认证。

7.9.1 DCAN 认证

CAN_Certification_2011_02_08.pngFigure 7-3 DCAN 认证

7.9.2 LIN 认证

7.9.2.1 LIN 主控模式

LIN_Certification_DLL21_Master_20121130_130513_TMS570LS_V1 0.pngFigure 7-4 LIN 认证 - 主控模式

7.9.2.2 LIN 受控模式 - 固定波特率

LIN_Certification_DLL21_Slave_Fixed_20121130_130513_TMS570LS_V1 0.pngFigure 7-5 LIN 认证 - 受控模式 - 固定波特率

7.9.2.3 LIN 受控模式 - 自适应波特率

new_LIN_Certification_Slave_Adapt.pngFigure 7-6 LIN 认证 - 受控模式 - 自适应波特率