ZHCSPM7 January   2022 TAA5242

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求:TDM、I2S 或 LJ 接口
    7. 6.7 开关特性:TDM、I2S 或 LJ 接口
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 硬件控制
      2. 8.3.2 音频串行接口
        1. 8.3.2.1 时分多路复用 (TDM) 音频接口
        2. 8.3.2.2 IC 间音频 (I2S) 接口
      3. 8.3.3 模拟输入配置
      4. 8.3.4 基准电压
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
  11. 10电源相关建议
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电源相关建议

IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。然而,只有当所有模式引脚稳定后,才可以启动时钟来初始化器件。

对于电源上电要求,t1、t2 和 t3 必须至少为 2ms 才能让器件初始化内部寄存器。有关器件电源稳定至建议的工作电压电平后,该器件如何在各种模式下运行的详细信息,请参阅 节 8.4。对于电源断电要求,t4、t5 和 t6 必须至少为 10ms。该时序(如图 10-1 所示)允许器件慢慢降低录音数据的音量,关闭模拟和数字块,以及将器件置于低功耗模式。

GUID-20231214-SS0I-VTDW-004P-H0H9HHVJ71R2-low.svg图 10-1 电源时序要求时序图

确保电源斜升速率低于 0.1V/µs,并且断电和上电事件之间的等待时间至少为 100ms。

TAA5242 通过集成片上数字稳压器 DREG 和模拟稳压器 AREG,支持单 AVDD 电源运行。