ZHCSPM8 January   2022 TAA5212

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求:I2C 接口
    7. 6.7  开关特性:I2C 接口
    8. 6.8  时序要求:SPI 接口
    9. 6.9  开关特性:SPI 接口
    10. 6.10 时序要求:TDM、I2S 或 LJ 接口
    11. 6.11 开关特性:TDM、I2S 或 LJ 接口
    12. 6.12 时序要求:PDM 数字麦克风接口
    13. 6.13 开关特性:PDM 数字麦克风接口
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 硬件控制
      2. 8.3.2 串行接口
        1. 8.3.2.1 控制串行接口
        2. 8.3.2.2 音频串行接口
          1. 8.3.2.2.1 时分多路复用 (TDM) 音频接口
          2. 8.3.2.2.2 IC 间音频 (I2S) 接口
          3. 8.3.2.2.3 左平衡 (LJ) 接口
        3. 8.3.2.3 通过共享总线使用多个器件
      3. 8.3.3 锁相环 (PLL) 和时钟生成
      4. 8.3.4 输入通道配置
      5. 8.3.5 基准电压
      6. 8.3.6 可编程麦克风偏置
      7. 8.3.7 信号链处理
        1. 8.3.7.1 ADC 信号链
          1. 8.3.7.1.1 可编程通道增益和数字音量控制
          2. 8.3.7.1.2 可编程通道增益校准
          3. 8.3.7.1.3 可编程通道相位校准
          4. 8.3.7.1.4 可编程数字高通滤波器
          5. 8.3.7.1.5 可编程数字双二阶滤波器
          6. 8.3.7.1.6 可编程通道加法器和数字混频器
          7. 8.3.7.1.7 可配置数字抽取滤波器
            1. 8.3.7.1.7.1 线性相位滤波器
              1. 8.3.7.1.7.1.1 采样速率:16kHz 或 14.7kHz
              2. 8.3.7.1.7.1.2 采样速率:24kHz 或 22.05kHz
              3. 8.3.7.1.7.1.3 采样速率:32kHz 或 29.4kHz
              4. 8.3.7.1.7.1.4 采样速率:48kHz 或 44.1kHz
              5. 8.3.7.1.7.1.5 采样速率:96kHz 或 88.2kHz
      8. 8.3.8 中断、状态和数字 I/O 引脚多路复用
      9. 8.3.9 可编程通道相位校准
    4. 8.4 器件功能模式
    5. 8.5 寄存器映射
      1. 8.5.1 VEGA 寄存器
      2. 8.5.2 TAA5212 寄存器
      3. 8.5.3 TAA5212 寄存器
    6. 8.6 特性说明
    7. 8.7 器件功能模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 该做什么和不该做什么
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

时序要求:TDM、I2S 或 LJ 接口

TA = 25°C、IOVDD = 3.3V 或 1.8V 且所有输出端均具有 20pF 负载(除非另有说明);时序图详见
最小值 标称值 最大值 单位
t(BCLK) BCLK 周期 40 ns
tH(BCLK) BCLK 高电平脉冲持续时间(1) 18 ns
tL(BCLK) BCLK 低电平脉冲持续时间 (1) 18 ns
tSU(FSYNC) FSYNC 设置时间 8 ns
tHLD(FSYNC) FSYNC 保持时间 8 ns
tr(BCLK) BCLK 上升时间 10% 至 90% 上升时间 10 ns
tf(BCLK) BCLK 下降时间 90% 至 10% 下降时间 10 ns
如果 SDOUT 数据线锁存位于与器件用于传输 SDOUT 数据的边沿相反的 BCLK 边沿极性上,则 BCLK 最短高电平或低电平脉冲持续时间必须大于 25ns(以满足时序规格)。