ZHCSU62 December   2023 PCM3140-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
    1.     引脚功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求:I2C 接口
    7. 6.7  开关特性:I2C 接口
    8. 6.8  时序要求:SPI 接口
    9. 6.9  开关特性:SPI 接口
    10. 6.10 时序要求:TDM、I2S 或 LJ 接口
    11. 6.11 开关特性:TDM、I2S 或 LJ 接口
    12. 6.12 时序要求:PDM 数字麦克风接口
    13. 6.13 开关特性:PDM 数字麦克风接口
    14. 6.14 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
      2. 7.3.2 锁相环 (PLL) 和时钟生成
      3. 7.3.3 输入通道配置
      4. 7.3.4 基准电压
      5. 7.3.5 可编程麦克风偏置
      6. 7.3.6 信号链处理
        1. 7.3.6.1 可编程通道增益和数字音量控制
        2. 7.3.6.2 可编程通道增益校准
        3. 7.3.6.3 可编程通道相位校准
        4. 7.3.6.4 可编程数字高通滤波器
        5. 7.3.6.5 可编程数字双二阶滤波器
        6. 7.3.6.6 可编程通道加法器和数字混频器
        7. 7.3.6.7 可配置数字抽取滤波器
          1. 7.3.6.7.1 线性相位滤波器
            1. 7.3.6.7.1.1 采样速率:8kHz 或 7.35kHz
            2. 7.3.6.7.1.2 采样速率:16kHz 或 14.7kHz
            3. 7.3.6.7.1.3 采样速率:24kHz 或 22.05kHz
            4. 7.3.6.7.1.4 采样速率:32kHz 或 29.4kHz
            5. 7.3.6.7.1.5 采样速率:48kHz 或 44.1kHz
            6. 7.3.6.7.1.6 采样速率:96kHz 或 88.2kHz
            7. 7.3.6.7.1.7 采样速率:192kHz 或 176.4kHz
            8. 7.3.6.7.1.8 采样速率:384kHz 或 352.8kHz
            9. 7.3.6.7.1.9 采样速率:768kHz 至 705.6kHz
          2. 7.3.6.7.2 低延迟滤波器
            1. 7.3.6.7.2.1 采样速率:16kHz 或 14.7kHz
            2. 7.3.6.7.2.2 采样速率:24kHz 或 22.05kHz
            3. 7.3.6.7.2.3 采样速率:32kHz 或 29.4kHz
            4. 7.3.6.7.2.4 采样速率:48kHz 或 44.1kHz
            5. 7.3.6.7.2.5 采样速率:96kHz 或 88.2kHz
            6. 7.3.6.7.2.6 采样速率:192kHz 或 176.4kHz
          3. 7.3.6.7.3 超低延迟滤波器
            1. 7.3.6.7.3.1 采样速率:16kHz 或 14.7kHz
            2. 7.3.6.7.3.2 采样速率:24kHz 或 22.05kHz
            3. 7.3.6.7.3.3 采样速率:32kHz 或 29.4kHz
            4. 7.3.6.7.3.4 采样速率:48kHz 或 44.1kHz
            5. 7.3.6.7.3.5 采样速率:96kHz 或 88.2kHz
            6. 7.3.6.7.3.6 采样速率:192kHz 或 176.4kHz
            7. 7.3.6.7.3.7 采样速率:384kHz 至 352.8kHz
      7. 7.3.7 自动增益控制器 (AGC)
      8. 7.3.8 数字 PDM 麦克风录音通道
      9. 7.3.9 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
      1. 7.4.1 硬件关断
      2. 7.4.2 睡眠模式或软件关断
      3. 7.4.3 工作模式
      4. 7.4.4 软件复位
    5. 7.5 编程
      1. 7.5.1 控制串行接口
        1. 7.5.1.1 I2C 控制接口
          1. 7.5.1.1.1 常规 I2C 操作
          2. 7.5.1.1.2 I2C 单字节和多字节传输
            1. 7.5.1.1.2.1 I2C 单字节写入
            2. 7.5.1.1.2.2 I2C 多字节写入
            3. 7.5.1.1.2.3 I2C 单字节读取
            4. 7.5.1.1.2.4 I2C 多字节读取
        2. 7.5.1.2 串行外设接口 (SPI) 控制接口
    6. 7.6 寄存器映射
      1. 7.6.1 器件配置寄存器
        1. 7.6.1.1 寄存器说明
          1. 7.6.1.1.1  PAGE_CFG 寄存器(页面 = 0x00,地址 = 0x00)[复位 = 0h]
          2. 7.6.1.1.2  SW_RESET 寄存器(页面 = 0x00,地址 = 0x01)[复位 = 0h]
          3. 7.6.1.1.3  SLEEP_CFG 寄存器(页面 = 0x00,地址 = 0x02)[复位 = 0h]
          4. 7.6.1.1.4  SHDN_CFG 寄存器(页面 = 0x00,地址 = 0x05)[复位 = 5h]
          5. 7.6.1.1.5  ASI_CFG0 寄存器(页面 = 0x00,地址 = 0x07)[复位 = 30h]
          6. 7.6.1.1.6  ASI_CFG1 寄存器(页面 = 0x00,地址 = 0x08)[复位 = 0h]
          7. 7.6.1.1.7  ASI_CFG2 寄存器(页面 = 0x00,地址 = 0x09)[复位 = 0h]
          8. 7.6.1.1.8  ASI_CH1 寄存器(页面 = 0x00,地址 = 0x0B)[复位 = 0h]
          9. 7.6.1.1.9  ASI_CH2 寄存器(页面 = 0x00,地址 = 0x0C)[复位 = 1h]
          10. 7.6.1.1.10 ASI_CH3 寄存器(页面 = 0x00,地址 = 0x0D)[复位 = 2h]
          11. 7.6.1.1.11 ASI_CH4 寄存器(页面 = 0x00,地址 = 0x0E)[复位 = 3h]
          12. 7.6.1.1.12 ASI_CH5 寄存器(页面 = 0x00,地址 = 0x0F)[复位 = 4h]
          13. 7.6.1.1.13 ASI_CH6 寄存器(页面 = 0x00,地址 = 0x10)[复位 = 5h]
          14. 7.6.1.1.14 ASI_CH7 寄存器(页面 = 0x00,地址 = 0x11)[复位 = 6h]
          15. 7.6.1.1.15 ASI_CH8 寄存器(页面 = 0x00,地址 = 0x12)[复位 = 7h]
          16. 7.6.1.1.16 MST_CFG0 寄存器(页面 = 0x00,地址 = 0x13)[复位 = 2h]
          17. 7.6.1.1.17 MST_CFG1 寄存器(页面 = 0x00,地址 = 0x14)[复位 = 48h]
          18. 7.6.1.1.18 ASI_STS 寄存器(页面 = 0x00,地址 = 0x15)[复位 = FFh]
          19. 7.6.1.1.19 CLK_SRC 寄存器(页面 = 0x00,地址 = 0x16)[复位 = 10h]
          20. 7.6.1.1.20 PDMCLK_CFG 寄存器(页面 = 0x00,地址 = 0x1F)[复位 = 40h]
          21. 7.6.1.1.21 PDMIN_CFG 寄存器(页面 = 0x00,地址 = 0x20)[复位 = 0h]
          22. 7.6.1.1.22 GPIO_CFG0 寄存器(页面 = 0x00,地址 = 0x21)[复位 = 22h]
          23. 7.6.1.1.23 GPO_CFG0 寄存器(页面 = 0x00,地址 = 0x22)[复位 = 0h]
          24. 7.6.1.1.24 GPO_CFG1 寄存器(页面 = 0x00,地址 = 0x23)[复位 = 0h]
          25. 7.6.1.1.25 GPO_CFG2 寄存器(页面 = 0x00,地址 = 0x24)[复位 = 0h]
          26. 7.6.1.1.26 GPO_CFG3 寄存器(页面 = 0x00,地址 = 0x25)[复位 = 0h]
          27. 7.6.1.1.27 GPO_VAL 寄存器(页面 = 0x00,地址 = 0x29)[复位 = 0h]
          28. 7.6.1.1.28 GPIO_MON 寄存器(页面 = 0x00,地址 = 0x2A)[复位 = 0h]
          29. 7.6.1.1.29 GPI_CFG0 寄存器(页面 = 0x00,地址 = 0x2B)[复位 = 0h]
          30. 7.6.1.1.30 GPI_CFG1 寄存器(页面 = 0x00,地址 = 0x2C)[复位 = 0h]
          31. 7.6.1.1.31 GPI_MON 寄存器(页面 = 0x00,地址 = 0x2F)[复位 = 0h]
          32. 7.6.1.1.32 INT_CFG 寄存器(页面 = 0x00,地址 = 0x32)[复位 = 0h]
          33. 7.6.1.1.33 INT_MASK0 寄存器(页面 = 0x00,地址 = 0x33)[复位 = FFh]
          34. 7.6.1.1.34 INT_LTCH0 寄存器(页面 = 0x00,地址 = 0x36)[复位 = 0h]
          35. 7.6.1.1.35 BIAS_CFG 寄存器(页面 = 0x00,地址 = 0x3B)[复位 = 0h]
          36. 7.6.1.1.36 CH1_CFG0 寄存器(页面 = 0x00,地址 = 0x3C)[复位 = 0h]
          37. 7.6.1.1.37 CH1_CFG1 寄存器(页面 = 0x00,地址 = 0x3D)[复位 = 0h]
          38. 7.6.1.1.38 CH1_CFG2 寄存器(页面 = 0x00,地址 = 0x3E)[复位 = C9h]
          39. 7.6.1.1.39 CH1_CFG3 寄存器(页面 = 0x00,地址 = 0x3F)[复位 = 80h]
          40. 7.6.1.1.40 CH1_CFG4 寄存器(页面 = 0x00,地址 = 0x40)[复位 = 0h]
          41. 7.6.1.1.41 CH2_CFG0 寄存器(页面 = 0x00,地址 = 0x41)[复位 = 0h]
          42. 7.6.1.1.42 CH2_CFG1 寄存器(页面 = 0x00,地址 = 0x42)[复位 = 0h]
          43. 7.6.1.1.43 CH2_CFG2 寄存器(页面 = 0x00,地址 = 0x43)[复位 = C9h]
          44. 7.6.1.1.44 CH2_CFG3 寄存器(页面 = 0x00,地址 = 0x44)[复位 = 80h]
          45. 7.6.1.1.45 CH2_CFG4 寄存器(页面 = 0x00,地址 = 0x45)[复位 = 0h]
          46. 7.6.1.1.46 CH3_CFG0 寄存器(页面 = 0x00,地址 = 0x46)[复位 = 0h]
          47. 7.6.1.1.47 CH3_CFG1 寄存器(页面 = 0x00,地址 = 0x47)[复位 = 0h]
          48. 7.6.1.1.48 CH3_CFG2 寄存器(页面 = 0x00,地址 = 0x48)[复位 = C9h]
          49. 7.6.1.1.49 CH3_CFG3 寄存器(页面 = 0x00,地址 = 0x49)[复位 = 80h]
          50. 7.6.1.1.50 CH3_CFG4 寄存器(页面 = 0x00,地址 = 0x4A)[复位 = 0h]
          51. 7.6.1.1.51 CH4_CFG0 寄存器(页面 = 0x00,地址 = 0x4B)[复位 = 0h]
          52. 7.6.1.1.52 CH4_CFG1 寄存器(页面 = 0x00,地址 = 0x4C)[复位 = 0h]
          53. 7.6.1.1.53 CH4_CFG2 寄存器(页面 = 0x00,地址 = 0x4D)[复位 = C9h]
          54. 7.6.1.1.54 CH4_CFG3 寄存器(页面 = 0x00,地址 = 0x4E)[复位 = 80h]
          55. 7.6.1.1.55 CH4_CFG4 寄存器(页面 = 0x00,地址 = 0x4F)[复位 = 0h]
          56. 7.6.1.1.56 CH5_CFG2 寄存器(页面 = 0x00,地址 = 0x52)[复位 = C9h]
          57. 7.6.1.1.57 CH5_CFG3 寄存器(页面 = 0x00,地址 = 0x53)[复位 = 80h]
          58. 7.6.1.1.58 CH5_CFG4 寄存器(页面 = 0x00,地址 = 0x54)[复位 = 0h]
          59. 7.6.1.1.59 CH6_CFG2 寄存器(页面 = 0x00,地址 = 0x57)[复位 = C9h]
          60. 7.6.1.1.60 CH6_CFG3 寄存器(页面 = 0x00,地址 = 0x58)[复位 = 80h]
          61. 7.6.1.1.61 CH6_CFG4 寄存器(页面 = 0x00,地址 = 0x59)[复位 = 0h]
          62. 7.6.1.1.62 CH7_CFG2 寄存器(页面 = 0x00,地址 = 0x5C)[复位 = C9h]
          63. 7.6.1.1.63 CH7_CFG3 寄存器(页面 = 0x00,地址 = 0x5D)[复位 = 80h]
          64. 7.6.1.1.64 CH7_CFG4 寄存器(页面 = 0x00,地址 = 0x5E)[复位 = 0h]
          65. 7.6.1.1.65 CH8_CFG2 寄存器(页面 = 0x00,地址 = 0x61)[复位 = C9h]
          66. 7.6.1.1.66 CH8_CFG3 寄存器(页面 = 0x00,地址 = 0x62)[复位 = 80h]
          67. 7.6.1.1.67 CH8_CFG4 寄存器(页面 = 0x00,地址 = 0x63)[复位 = 0h]
          68. 7.6.1.1.68 DSP_CFG0 寄存器(页面 = 0x00,地址 = 0x6B)[复位 = 1h]
          69. 7.6.1.1.69 DSP_CFG1 寄存器(页面 = 0x00,地址 = 0x6C)[复位 = 40h]
          70. 7.6.1.1.70 AGC_CFG0 寄存器(页面 = 0x00,地址= 0x70)[复位 = E7h]
          71. 7.6.1.1.71 IN_CH_EN 寄存器(页面 = 0x00,地址 = 0x73)[复位 = F0h]
          72. 7.6.1.1.72 ASI_OUT_CH_EN 寄存器(页面 = 0x00,地址 = 0x74)[复位 = 0h]
          73. 7.6.1.1.73 PWR_CFG 寄存器(页面 = 0x00,地址 = 0x75)[复位 = 0h]
          74. 7.6.1.1.74 DEV_STS0 寄存器(页面 = 0x00,地址 = 0x76)[复位 = 0h]
          75. 7.6.1.1.75 DEV_STS1 寄存器(页面 = 0x00,地址 = 0x77)[复位 = 80h]
          76. 7.6.1.1.76 I2C_CKSUM 寄存器(页面 = 0x00,地址 = 0x7E)[复位 = 00h]
      2. 7.6.2 可编程系数寄存器
        1. 7.6.2.1 可编程系数寄存器:页面 = 0x02
        2. 7.6.2.2 可编程系数寄存器:页面 = 0x03
        3. 7.6.2.3 可编程系数寄存器:页面 = 0x04
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 四通道模拟麦克风录音
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 EVM 设置的器件寄存器配置脚本示例
        3. 8.2.1.3 应用曲线
      2. 8.2.2 八通道数字 PDM 麦克风录音
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
          1. 8.2.2.2.1 EVM 设置的器件寄存器配置脚本示例
    3. 8.3 应做事项和禁止事项
      1. 8.3.1 185
  10. 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

锁相环 (PLL) 和时钟生成

该器件具有智能自动配置模块,可生成 ADC 调制器和用于信号处理的数字滤波器引擎所需的所有必要内部时钟。该配置通过监测音频总线上 FSYNC 和 BCLK 信号的频率来完成。

该器件支持(FSYNC 信号频率的)各种输出数据采样速率和 BCLK 与 FSYNC 之比,以便在内部配置所有时钟分频器(包括 PLL 配置),而无需主机编程。表 7-6表 7-7 列出了支持的 FSYNC 和 BCLK 频率。

表 7-6 支持的 FSYNC(48kHz 的倍数或约数)和 BCLK 频率
BCLK 与 FSYNC 之比BCLK (MHz)
FSYNC
(8kHz)
FSYNC
(16kHz)
FSYNC
(24kHz)
FSYNC
(32kHz)
FSYNC
(48kHz)
FSYNC
(96kHz)
FSYNC (192kHz)FSYNC (384kHz)FSYNC (768kHz)
16保留0.2560.3840.5120.7681.5363.0726.14412.288
24保留0.3840.5760.7681.1522.3044.6089.21618.432
320.2560.5120.7681.0241.5363.0726.14412.28824.576
480.3840.7681.1521.5362.3044.6089.21618.432保留
640.5121.0241.5362.0483.0726.14412.28824.576保留
960.7681.5362.3043.0724.6089.21618.432保留保留
1281.0242.0483.0724.0966.14412.28824.576保留保留
1921.5363.0724.6086.1449.21618.432保留保留保留
2562.0484.0966.1448.19212.28824.576保留保留保留
3843.0726.1449.21612.28818.432保留保留保留保留
5124.0968.19212.28816.38424.576保留保留保留保留
10248.19216.38424.576保留保留保留保留保留保留
204816.384保留保留保留保留保留保留保留保留
表 7-7 支持的 FSYNC(44.1kHz 的倍数或约数)和 BCLK 频率
BCLK 与 FSYNC 之比BCLK (MHz)
FSYNC (7.35kHz)FSYNC (14.7kHz)FSYNC (22.05kHz)FSYNC (29.4kHz)FSYNC (44.1kHz)FSYNC (88.2kHz)FSYNC (176.4kHz)FSYNC (352.8kHz)FSYNC (705.6kHz)
16保留保留0.35280.47040.70561.41122.82245.644811.2896
24保留0.35280.52920.70561.05842.11684.23368.467216.9344
32保留0.47040.70560.94081.41122.82245.644811.289622.5792
480.35280.70561.05841.41122.11684.23368.467216.9344保留
640.47040.94081.41121.88162.82245.644811.289622.5792保留
960.70561.41122.11682.82244.23368.467216.9344保留保留
1280.94081.88162.82243.76325.644811.289622.5792保留保留
1921.41122.82244.23365.64488.467216.9344保留保留保留
2561.88163.76325.64487.526411.289622.5792保留保留保留
3842.82245.64488.467211.289616.9344保留保留保留保留
5123.76327.526411.289615.052822.5792保留保留保留保留
10247.526415.052822.5792保留保留保留保留保留保留
204815.0528保留保留保留保留保留保留保留保留

状态寄存器 ASI_STS (P0_R21) 捕获 FSYNC 频率和 BCLK 与 FSYNC 之比的器件自动检测结果。如果器件找到任何不受支持的 FSYNC 频率和 BCLK 与 FSYNC 之比组合,器件会生成 ASI 时钟错误中断,并相应地使录音通道静音。

该器件使用集成的低抖动锁相环 (PLL) 来生成 ADC 调制器和数字滤波器引擎以及其他控制块所需的内部时钟。该器件还支持使用 BCLK、GPIO1 或 GPIx 引脚(作为 MCLK)作为音频时钟源,而无需使用 PLL,从而降低功耗。但是,ADC 性能可能会因外部时钟源的抖动而下降,如果外部音频时钟源频率不够高,则可能无法支持某些处理功能。因此,TI 建议在高性能应用中使用 PLL。有关如何在低功耗模式下配置和使用该器件而不使用 PLL 的更多详细信息,请参阅用于低功耗关键应用的 TLV320ADCx140 应用报告

该器件还支持使用 GPIO1 或 GPIx 引脚(作为 MCLK)作为基准输入时钟源来实现音频总线控制器模式运行,并支持各种灵活选项和各种系统时钟。有关控制器模式配置和操作的更多详细信息和信息,请参阅配置和操作 TLV320ADCx140 作为音频总线主设备 应用报告

音频总线时钟错误检测和自动检测功能会自动生成所有内部时钟,但可以分别使用 ASI_ERR (P0_R9_D5) 和 AUTO_CLK_CFG (P0_R19_D6) 寄存器位来禁用。在系统中,该禁用功能可用于支持自动检测方案未涵盖的自定义时钟频率。对于此类应用用例,必须注意确保多个时钟分频器均已正确配置。因此,TI 建议使用 PPC3 GUI 进行器件配置设置;有关更多详细信息,请参阅 TLV320ADCx140 评估模块 用户指南PurePath™ 控制台图形开发套件