ZHCSU04 November   2023 DAC61401 , DAC81401

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  最大绝对额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求:写入,IOVDD:1.7 V 至 2.7 V
    7. 5.7  时序要求:写入,IOVDD:2.7V 至 5.5V
    8. 5.8  时序要求:读取和菊花链,FSDO = 0,IOVDD:1.7 V 至 2.7 V
    9. 5.9  时序要求:读取和菊花链,FSDO = 1,IOVDD:1.7 V 至 2.7 V
    10. 5.10 时序要求:读取和菊花链,FSDO = 0,IOVDD:2.7V 至 5.5V
    11. 5.11 时序要求:读取和菊花链,FSDO = 1,IOVDD:2.7V 至 5.5V
    12. 5.12 时序图
    13. 5.13 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器 (DAC) 架构
      2. 6.3.2 R-2R 梯形 DAC
      3. 6.3.3 可编程增益输出缓冲器
      4. 6.3.4 感测引脚
      5. 6.3.5 DAC 寄存器结构
        1. 6.3.5.1 输出更新
        2. 6.3.5.2 软件清除
          1. 6.3.5.2.1 软件复位模式
      6. 6.3.6 内部基准
      7. 6.3.7 电源序列
        1. 6.3.7.1 上电复位 (POR)
      8. 6.3.8 过热警报
    4. 6.4 器件功能模式
      1. 6.4.1 省电模式
    5. 6.5 编程
      1. 6.5.1 独立操作
      2. 6.5.2 菊花链运行
      3. 6.5.3 帧错误校验
  8. 寄存器映射
    1. 7.1 寄存器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 主要元件
        2. 8.2.2.2 补偿电容器
        3. 8.2.2.3 增益级
        4. 8.2.2.4 衰减和缓冲级
        5. 8.2.2.5 外部电源
        6. 8.2.2.6 保护设计
        7. 8.2.2.7 设计精度
      3. 8.2.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电源相关建议

该器件需要四个电源输入:IOVDD、VDD、AVDD 和 AVSS。在靠近每个电源引脚的位置连接一个 0.1µF 陶瓷电容器。此外,建议每个电源使用 4.7μF 或 10μF 大容量电容器。为大容量电容器选择钽或铝类型。

如果 VDD 电源事先上电,可向 VREFIO 引脚提供 2.5V 的外部基准电压。

DAC81401 的数字引脚(SCLK、SDI、SYNC 和 SDO)不具有失效防护功能。使用 IOVDD 电源或在 IOVDD 电源之后(但不是之前)将数字引脚拉至逻辑高电平。

电源没有时序控制要求。DAC 输出范围可配置;因此,需要足够的电源余量才能在靠近电源轨的代码处实现线性。当从 DAC 输出端拉出或向其灌入电流时,应考虑功率耗散对器件温度的影响,并且器件不得超过最高结温。