ZHCSNQ9 September   2023 DAC43901-Q1 , DAC43902-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:比较器模式
    6. 6.6  电气特性:通用
    7. 6.7  时序要求:I2C 标准模式
    8. 6.8  时序要求:I2C 快速模式
    9. 6.9  时序要求:I2C 超快速模式
    10. 6.10 时序要求:SPI 写入操作
    11. 6.11 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    12. 6.12 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    13. 6.13 时序要求:PWM 输出
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
        2. 7.3.2.2 电源作为基准
        3. 7.3.2.3 内部基准
        4. 7.3.2.4 外部基准
      3. 7.3.3 编程接口
      4. 7.3.4 非易失性存储器 (NVM)
        1. 7.3.4.1 NVM 循环冗余校验 (CRC)
          1. 7.3.4.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.4.1.2 NVM-CRC-FAIL-INT 位
      5. 7.3.5 上电复位 (POR)
      6. 7.3.6 外部复位
      7. 7.3.7 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
      2. 7.4.2 PWM 淡入淡出模式
      3. 7.4.3 顺序转向指示灯动画模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器(地址 = 15h、03h)
      3. 7.6.3  COMMON-CONFIG 寄存器(地址 = 1Fh)
      4. 7.6.4  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      9. 7.6.9  SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      10. 7.6.10 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 顺序转向指示灯
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 对数淡入淡出
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

上电复位 (POR)

DAC4390x-Q1 系列器件包含上电复位 (POR) 功能,可在加电时控制输出电压。在建立 VDD 电源后,便会发出 POR 事件。POR 使所有寄存器初始化为默认值,只有在 POR(启动)延迟之后,与该器件的通信才有效。一旦发生 POR 事件,DAC4390x-Q1 中所有寄存器的默认值都将立即从 NVM 加载。

该器件加电时,POR 电路将器件设置为默认模式。POR 电路需要特定的 VDD 电平(如图 7-3 所示)才能确保内部电容器在加电时放电并使器件复位。为了确保发生 POR,VDD 小于 0.7V 的时间必须至少为 1ms。当 VDD 降至低于 1.65V 但仍高于 0.7V(显示为未定义区域)时,该器件在所有指定的温度和电源条件下可能会也可能不会复位。在这种情况下,需启动 POR。当 VDD 保持为大于 1.65V 时,不会发生 POR。

GUID-C3F480FA-5BD7-4F1B-95B4-93DEEC68DE16-low.gif图 7-3 VDD POR 电路的阈值电平