TIDEP0033

SPI-Master mit Signalwegverzögerungskompensation – Referenzdesign

TIDEP0033

Designdateien

Überblick

The Programmable Real-time Unit within the Industrial Communication Subsystem (PRU-ICSS) enables you to support real-time critical applications without using FPGAs, CPLDs or ASICs.
This reference design describes the implementation of the SPI master protocol with signal path delay compensation on PRU-ICSS. It supports the 32-bit communication protocol of ADS8688 with a SPI clock frequency of up to 16.7 MHz.

Merkmale
  • SPI master protocol with adjustable signal path delay compensation (not requiring external hardware for signal path delay compensation)
  • Up to 16.7-MHz SPI clock
  • Supports ADS8688 SPI-communication protocol
  • Automatic measurement of signal path delay for known secondary response
  • This PRU-ICSS firmware has been validated with TIDA-00164 (ADS8688 and ISO7141CC) and contains firmware source code, implementation description and getting started instructions.
Herunterladen Video mit Transkript ansehen Video

Designdateien und Produkte

Designdateien

Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.

TIDUA38A.PDF (1142 KB)

Überblick über Referenzdesigns und verifizierte Leistungstestdaten

TIDRF80.ZIP (448 KB)

Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten

TIDRF79.PDF (124 KB)

Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern

TIDRF82.ZIP (384 KB)

Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten

TIDCAG2.ZIP (5563 KB)

Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine

TIDRF81.ZIP (448 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRF78.PDF (248 KB)

Detailliertes Schaltplandiagramm für Design-Layout und Komponenten

Produkte

Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.

Linear- und Low-Dropout-Regler (LDO)

TPS717Low-Dropout-Spannungsregler, hohes PSRR, 150 mA, niedriger Ruhestrom, mit Aktivierung

Datenblatt: PDF | HTML
Linear- und Low-Dropout-Regler (LDO)

TPS766 Low-Dropout-Spannungsregler mit extrem niedrigem Ruhestrom, 250 mA

Datenblatt: PDF | HTML
Präzisions-ADCs

ADS8688SAR-ACD 16 Bit, 500 kSPS, 8 Kanäle, mit bipolaren Eingangsbereichen und Betrieb an einzelner Stro

Datenblatt: PDF | HTML
ICs für Schnittstelle für Multischaltererfassung (MSDI)

SN65HVS882Serializer mit 34 V, 8 Kanälen und Digitaleingang für Industrieautomatisierung und Prozesssteuerung

Datenblatt: PDF
Kfz-LED-Treiber

TPIC2810LED-Treiber, 8 Bit, mit I2C-Schnittstelle

Datenblatt: PDF
AND-Gatter

SN74AUP2G08UND-Gatter (< 1uA) mit geringem Stromverbrauch, 2 Kanäle, 2 Eingänge, 0,8 V bis 3,6 V

Datenblatt: PDF | HTML
AND-Gatter

SN74LVC1G08UND-Gatter, 1 Kanal, 2 Eingänge 1,65 V bis 5,5 V, 32-mA-Treiberstärke

Datenblatt: PDF | HTML
Isolierte CAN-Transceiver

ISO1050Isolierter CAN-Transceiver, 5 V

Datenblatt: PDF | HTML
Digitalisolatoren

ISO7141CCVierkanaliger digitaler Isolator mit 3/1 und 50 Mbit/s.

Datenblatt: PDF | HTML
Mehrkanal-ICs (PMICs)

TPS65910Integrierter Power-Management-IC (PMIC) mit 4 DC/DCs, 8 LDOs und RTC in QFN-Familie 6 x 6 mm

Datenblatt: PDF | HTML
Multimedia- & Industrienetzwerk-SoCs

AM4379Sitara-Prozessor: Arm Cortex-A9, PRU-ICSS, EtherCAT, 3D-Grafik

Datenblatt: PDF | HTML

Entwicklung starten

Hardware-Entwicklung

Evaluierungsplatine

TMDSIDK437X — AM437x/AMIC120 Industrial Development Kit (IDK)

The Programmable Real-time Unit within the Industrial Communication Subsystem (PRU-ICSS) enables you to support real-time critical applications without using FPGAs, CPLDs or ASICs.
This reference design describes the implementation of the SPI master protocol with signal path delay compensation on (...)

EVM-Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Hardware-Entwicklung
Referenzdesign
TIDA-010016 Referenzdesign für E/A-Link-Master mit 8 Ports TIDEP-0101 Tamagawa-Encoder-Schnittstellenprotokoll auf AM437x – Referenzdesign TIDEP0033 SPI-Master mit Signalwegverzögerungskompensation – Referenzdesign TIDEP0035 ARM MPU mit integrierter HIPERFACE DSL Master-Schnittstelle – Referenzdesign TIDEP0039 Referenzdesign für Sercos-III-Slave für AM437x-Kommunikationsentwicklungsplattform TIDEP0057 Referenzdesign für mehrprotokollfähige digitale Positions-Encode-Masterschnittstelle mit AM437x auf TIDEP0064 Echtzeit-Ethernet-Tracer mit PRU-ICSS – Referenzdesign TIDEP0065 Verbessertes I2C- und SMbus-Master-Schnittstellen-Referenzdesign mit PRU-ICSS
Vorrätig
Begrenzung:
Nicht vorrätig auf TI.com
Nicht verfügbar auf TI.com

TMDSIDK437X AM437x/AMIC120 Industrial Development Kit (IDK)

close
Aktuelle Version
Version: null
Veröffentlichungsdatum:
Hardware-Entwicklung
Referenzdesign
TIDA-010016 Referenzdesign für E/A-Link-Master mit 8 Ports TIDEP-0101 Tamagawa-Encoder-Schnittstellenprotokoll auf AM437x – Referenzdesign TIDEP0033 SPI-Master mit Signalwegverzögerungskompensation – Referenzdesign TIDEP0035 ARM MPU mit integrierter HIPERFACE DSL Master-Schnittstelle – Referenzdesign TIDEP0039 Referenzdesign für Sercos-III-Slave für AM437x-Kommunikationsentwicklungsplattform TIDEP0057 Referenzdesign für mehrprotokollfähige digitale Positions-Encode-Masterschnittstelle mit AM437x auf TIDEP0064 Echtzeit-Ethernet-Tracer mit PRU-ICSS – Referenzdesign TIDEP0065 Verbessertes I2C- und SMbus-Master-Schnittstellen-Referenzdesign mit PRU-ICSS

Software-Entwicklung

Firmware

TIDCAG3 — SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Hardware-Entwicklung
Referenzdesign
TIDEP0033 SPI-Master mit Signalwegverzögerungskompensation – Referenzdesign
Download-Optionen

TIDCAG3 SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

close
Aktuelle Version
Version: 01.00.00.00
Veröffentlichungsdatum: 14.06.2015
Hardware-Entwicklung
Referenzdesign
TIDEP0033 SPI-Master mit Signalwegverzögerungskompensation – Referenzdesign

Versionsinformationen

The design resource accessed as www.ti.com/lit/zip/tidcag3 or www.ti.com/lit/xx/tidcag3/tidcag3.zip has been migrated to a new user experience at www.ti.com/tool/download/TIDCAG3. Please update any bookmarks accordingly.

Technische Dokumentation

star
= Von TI ausgewählte Top-Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Designleitfaden SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide (Rev. A) 13.07.2015

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.