首頁 邏輯和電壓轉換 正反器、鎖存器和暫存器 D 型正反器
首頁
邏輯和電壓轉換
正反器、鎖存器和暫存器
D 型正反器

SN74AHC74

現行

具有清除和預設功能的二路正緣觸發 D 型正反器

立即訂購
產品規格表

SN74AHC74

現行
產品規格表 立即訂購

產品詳細資料

Number of channels 2 Technology family AHC Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 110 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 2 Technology family AHC Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 110 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs Operating temperature range (°C) -40 to 125 Rating Catalog
PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm) SSOP (DB) 14 48.36 mm² (6.2 mm × 7.8 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) VQFN (RGY) 14 12.25 mm² (3.5 mm × 3.5 mm) WQFN (BQA) 14 7.5 mm² (3 mm × 2.5 mm) TVSOP (DGV) 14 23.04 mm² (3.6 mm × 6.4 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm) TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm)
  • Operating range 2V to 5.5V VCC
  • Latch-up performance exceeds 250mA per JESD 17
  • ESD protection exceeds JESD 22
    • 2000V Human-Body Model (A114-A)
    • 200V Machine Model (A115-A)
    • 1000V Charged-Device Model (C101)
  • Operating range 2V to 5.5V VCC
  • Latch-up performance exceeds 250mA per JESD 17
  • ESD protection exceeds JESD 22
    • 2000V Human-Body Model (A114-A)
    • 200V Machine Model (A115-A)
    • 1000V Charged-Device Model (C101)

The SNx4AHC74 dual positive-edge-triggered devices are D-type flip-flops.

A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

The SNx4AHC74 dual positive-edge-triggered devices are D-type flip-flops.

A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.
filter 尋找其它 D 型正反器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
針腳對針腳的功能與所比較的裝置相同。
SN74HCS74-Q1 現行 具有清除與預設功能的汽車施密特觸發輸入雙 D 型正緣觸發正反器 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS74 現行 具有清除與預設功能的施密特觸發器輸入雙 D 型正緣觸發正反器 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS20-Q1 現行 具有施密特觸發器輸入的車用雙路四輸入 NAND 閘 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS72-Q1 現行 具有清除與預設功能的車用施密特觸發器輸入雙 D 型負緣觸發正反器 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS20 現行 具有施密特觸發器輸入的雙路四輸入 NAND 閘 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74AHCT74 現行 具有清除和預設功能的二路正緣觸發 D 型正反器 Voltage range 4.5V to 5.5V, average propagation delay 9ns, average drive strength 8mA
SN74HCS72 現行 具有清除與預設功能的施密特觸發器輸入雙 D 型負緣觸發正反器 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74AC74 現行 具有清除和預設功能的二路正緣觸發 D 型正反器 Voltage range 2V to 6V, average propagation delay 7ns, average drive strength 24mA
SN74LVC74A-Q1 現行 具有清除和預設功能的車用雙路正緣觸發 D 型正反器 Voltage range 1.65V to 3.6V, average propagation delay 5.5ns, average drive strength 24mA
SN74HCS21-Q1 現行 具有施密特觸發器輸入的車用 2 通道、4 輸入、2V 至 6V 高速 (12 ns) AND 閘 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74HCS21 現行 具有施密特觸發器輸入的 2 通道、4 輸入、2-V 至 6-V 高速 (12 ns) AND 閘 Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 SNx4AHC74 Dual Positive-Edge-Triggered D-Type Flip-Flops With Clear and Preset datasheet (Rev. N) PDF | HTML 2024/2/20
應用說明 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022/12/15

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組

14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。

使用指南: PDF | HTML
支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

14-24-NL-LOGIC-EVM — 適用於 14 針腳至 24 針腳無引線封裝的邏輯產品通用評估模組

14-24-NL-LOGIC-EVM 是一款靈活的評估模組 (EVM)，設計用於支援任何具有 14 針腳至 24 針腳 BQA、BQB、RGY、RSV、RJW 或 RHL 封裝的邏輯或轉換裝置。

使用指南: PDF | HTML
支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

SN74AHC74 IBIS Model

SCLM092.ZIP (65 KB) - IBIS 模型
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
PDIP (N) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
WQFN (BQA) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片