首頁 邏輯和電壓轉換 邏輯閘 AND 閘
首頁
邏輯和電壓轉換
邏輯閘
AND 閘

SN74AHC1G09

現行

具有開漏輸出的 1 通道、2 輸入、2V 至 5.5V 高速 (9 ns) AND 閘

立即訂購
產品規格表

SN74AHC1G09

現行
產品規格表 立即訂購

產品詳細資料

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 110 Rating Catalog Operating temperature range (°C) -55 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 110 Rating Catalog Operating temperature range (°C) -55 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • Operating range from 2V to 5.5V
  • Low power consumption, 10µA maximum ICC
  • Maximum tpd of 6ns at 5V
  • ±8mA output drive at 5V
  • Latch-up performance exceeds 250mAper JESD 17
  • Operating range from 2V to 5.5V
  • Low power consumption, 10µA maximum ICC
  • Maximum tpd of 6ns at 5V
  • ±8mA output drive at 5V
  • Latch-up performance exceeds 250mAper JESD 17

The SN74AHC1G09 is a single 2-input positive-AND gate with an open drain output configuration. The device performs the Boolean logic Y = A × B in positive logic.

The SN74AHC1G09 is a single 2-input positive-AND gate with an open drain output configuration. The device performs the Boolean logic Y = A × B in positive logic.
filter 尋找其它 AND 閘
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 21
重要文件 類型 標題 格式選項 日期
* Data sheet SN74AHC1G09 Single 2–Input Positive-AND Gate With Open-Drain Output datasheet (Rev. F) PDF | HTML 2024年 2月 6日
Selection guide Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
Application brief Optimizing Optical Network Terminal Units With Logic PDF | HTML 2023年 4月 5日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
Application note Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
Design guide AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
Application note Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
Product overview Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note Live Insertion 1996年 10月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

HSEC180ADAPEVM-AM2 — 適用於 AM261x 系統模組 (SOM) 評估模組的 HSEC180 轉接器電路板

此評估模組是用於 TI AM261x 系統模組 (SOM) 平台的 180 針腳高速邊緣卡 (HSEC) 轉接器，允許 SOM 型平台與 Sitara™/C2000™ HSEC 型 EVM 向下相容。HSEC180ADAPEVM-AM2 可將來自 SOM 電路板的 180 針腳連接至 HSEC 針腳，以便與舊版 Sitara/C2000 HSEC 擴充底座（如 TMDSHSECDOCK-AM263 和 TMDSHSECDOCK）一起使用。

使用指南: PDF | HTML
TI.com 無法提供
模擬型號

SN74AHC1G09 Behavioral SPICE Model

SCLM272.ZIP (6 KB) - PSpice Model
下載
參考設計

TIDA-011002 — Cost effective IO-Link Master module reference design

This reference design accelerates the development of IO-Link controller gateways by implementing an 8- port IO-Link gateway that supports up to 400μs cycle time, COM3, 1A per port on L+, and an additional DI/DO. The design supports various Ethernet-based industrial protocols such as EtherCAT®, (...)
Design guide: PDF
參考設計

DLP4500-C350REF — 採用 DLP 技術的高解析度可攜式光導向參考設計

此參考設計採用 DLP® 0.45 吋 WXGA 晶片組，並實作於 DLP® LightCrafter™ 4500 評估模組 (EVM) 中，可為工業、醫療與科學應用提供高解析度、精準圖形的彈性控制。透過免費的 USB 架構 GUI 與 API，開發人員能輕鬆將 TI 創新的數位微鏡裝置 (DMD) 技術與攝影機、感測器、馬達及其他週邊設備整合，打造出高度差異化的 3D 機器視覺系統、3D 印表機與擴增實境顯示器。

 



 

 

Test report: PDF
電路圖: PDF
參考設計

TIDA-00254 — 使用 DLP® 技術且適用於 3D 機器視覺應用的精確點雲產生

3D 機器視覺參考設計採用適用於 LightCrafter™ 系列控制器的德州儀器 DLP® 進階光學控制軟體開發套件 (SDK)，讓開發人員可以透過將 TI 數位微鏡裝置 (DMD) 技術與攝影機、感測器、馬達或其他週邊設備整合，輕鬆構建 3D 點雲。高度差異化的 3D 機器視覺系統採用具備 DLP4500 WXGA 晶片組的 DLP® LightCrafter™ 4500 評估模組 (EVM)，可靈活控制高解析度、精確模式，適用於工業、醫療和保全應用。
Test report: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-23 (DBV) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片