CSD22204W
- Low Resistance
- Small Footprint 1.5 mm × 1.5 mm
- Pb Free
- Gate ESD Protection
- RoHS Compliant
- Halogen Free
- Gate-Source Voltage Clamp
This –8 V, 8.2 mΩ, 1.5 mm × 1.5 mm device is designed to deliver the lowest on resistance and gate charge in the smallest outline possible with excellent thermal characteristics in an ultra low profile. Low on-resistance coupled with the small footprint and low profile make the device ideal for battery operated space constrained applications.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 10
| 重要文件 | 類型 | 標題 | 格式選項 | 日期 |
|---|---|---|---|---|
| * | Data sheet | CSD22204W –8 V P-Channel NexFET Power MOSFET datasheet | PDF | HTML | 2015年 3月 9日 |
| Application brief | Estimating Leakage Currents of Power MOSFETs | PDF | HTML | 2025年 10月 31日 | |
| Application note | MOSFET Support and Training Tools (Rev. G) | PDF | HTML | 2025年 10月 27日 | |
| Application note | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 2024年 3月 25日 | |
| Application note | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 2023年 12月 18日 | |
| Application note | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 2023年 12月 14日 | |
| Application note | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 2023年 3月 13日 | |
| Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 2022年 5月 31日 | |
| More literature | WCSP Handling Guide | 2019年 11月 7日 | ||
| Application note | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 2019年 6月 14日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| DSBGA (YZF) | 9 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點