開發模組 (EVM) 的 GUI
ADC32RF55EVM-GUI — ADC3xRF5xEVM GUI installer/configuration generator
ADC3xRF5xEVM GUI installer/configuration generator
ADC32RF52
- 14-Bit, dual channel 1.5-GSPS ADC
- Noise spectral density:
- NSD = -153 dBFS/Hz (no AVG)
- NSD = -156 dBFS/Hz (2x AVG)
- NSD = -159 dBFS/Hz (4x AVG)
- Single core (non-interleaved) ADC architecture
- Aperture jitter: 50 fs
- Low close-in residual phase noise:
- -133 dBc/Hz at 10 kHz offset
- Spectral performance (f IN = 900 MHz, -4 dBFS):
- 2x internal averaging
- SNR: 66.8 dBFS
- SFDR HD2,3: 74 dBc
- SFDR worst spur: 90 dBFS
- Input fullscale: 1.0/1.1 Vpp (1/1.8 dBm)
- Code error rate (CER): 10 -15
- Full power input bandwidth (-3 dB): 1.6 GHz
- JESD204B serial data interface
- Maximum lane rate: 13 Gbps
- Supports subclass 1 deterministic latency
- Digital down-converters
- Up to four DDC per ADC channel
- Complex output: 4x, 16x to 128x decimation
- 48-bit NCO phase coherent frequency hopping
- Fast frequency hopping: < 1 us
- Power consumption: 1.8 W/channel (2x AVG)
- Power supplies: 1.8 V, 1.2 V
The ADC32RF52 is a single core 14-bit, 1.5 GSPS, dual channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz (2x AVG) and -159 dBFS/Hz (4x AVG).
Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.
The ADC32RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.
The power efficient ADC architecture consumes 1.4 W/ch at 1.5 Gsps and provides power scaling with lower sampling rates.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | ADC32RF52 Dual Channel 14-bit 1.5-GSPS RF Sampling Data Converter datasheet | PDF | HTML | 2023年 9月 27日 |
| Analog Design Journal | 高速轉換器奈奎斯特(Nyquist)孔周圍取樣 | PDF | HTML | 2025年 5月 23日 | |
| Application note | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025年 3月 28日 | |
| Application note | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025年 3月 26日 | |
| Application note | Improve SFDR Using Calibration in High-Speed ADCs | PDF | HTML | 2023年 6月 19日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
ADC32RF55EVM — 適用於具有低 NSD 的雙通道 14 位元 3GSPS 射頻取樣 ADC 的 ADC32RF55 評估模組
ADC32RF55 評估模組 (EVM) 專為評估 ADC32RF55 系列高速類比轉數位轉換器 (ADC) 所設計。本 EVM 搭載 ADC32RF55 晶片，該晶片為具備 JESD204B 介面的 14 位元、雙通道 3GSPS ADC，可評估該系列所有取樣率裝置。
模擬工具
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFNP (RTD) | 64 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。