首頁 微控制器 (MCU) 與處理器 微處理器和 DSP 音訊與雷達 DSP SoC
首頁
微控制器 (MCU) 與處理器
微處理器和 DSP
音訊與雷達 DSP SoC

66AK2H06

現行
立即訂購
產品規格表

66AK2H06

現行
產品規格表 立即訂購

產品詳細資料

CPU 2 Arm Cortex-A15 Frequency (MHz) 1200, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
CPU 2 Arm Cortex-A15 Frequency (MHz) 1200, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (AAW) 1517 1600 mm² (40 mm × 40 mm)
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

filter 尋找其它 音訊與雷達 DSP SoC
下載 觀看有字幕稿的影片 影片

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 65
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 66AK2Hxx Multicore DSP+ARM® KeyStone II System-on-Chip (SoC) datasheet (Rev. G) PDF | HTML 2017/10/9
* 勘誤表 66AK2Hxx Multicore DSP+ARM KeyStone II SOC Errata (Revs 1.0, 1.1, 2.0, 3.0, 3.1) (Rev. F) 2018/6/5
應用說明 Introduction to HVDC Architecture and Solutions for Control and Protection (Rev. C) PDF | HTML 2026/5/19
使用指南 ARM Assembly Language Tools v20.2.0.LTS User's Guide (Rev. Z) PDF | HTML 2023/3/30
使用指南 ARM Optimizing C/C++ Compiler v20.2.0.LTS User's Guide (Rev. W) PDF | HTML 2023/3/30
應用說明 DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022/7/7
應用說明 Keystone Error Detection and Correction EDC ECC (Rev. A) 2021/6/25
應用說明 How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021/5/19
應用說明 Implementing an FTP Server on TI 66AK2H Device With RTOS PDF | HTML 2020/8/17
應用說明 Using DSPLIB FFT Implementation for Real Input and Without Data Scaling PDF | HTML 2019/6/11
應用說明 Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019/6/4
應用說明 Keystone Multicore Device Family Schematic Checklist PDF | HTML 2019/5/17
應用說明 KeyStone II DDR3 interface bring-up PDF | HTML 2019/3/7
應用說明 Power Consumption Summary for 66AK2Hx System-on-Chip (SoC) Device Family 2017/9/28
使用指南 KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017/8/21
應用說明 Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017/8/14
使用指南 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017/7/26
使用指南 Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016/7/27
應用說明 Power Management of KS2 Device (Rev. C) 2016/7/15
應用說明 SERDES Link Commissioning on KeyStone I and II Devices 2016/4/13
白皮書 Multicore SoCs stay a step ahead of SoC FPGAs 2016/2/23
應用說明 TI DSP Benchmarking PDF | HTML 2016/1/13
應用說明 Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015/12/22
應用說明 Keystone II DDR3 Debug Guide 2015/10/16
使用指南 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) PDF | HTML 2015/5/6
使用指南 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015/4/9
使用指南 DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015/3/27
白皮書 TI’s processors leading the way in embedded analytics 2015/3/3
應用說明 Keystone II DDR3 Initialization 2015/1/26
使用指南 Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014/9/4
使用指南 Serial RapidIO (SRIO) for KeyStone Devices User's Guide (Rev. C) 2014/9/3
白皮書 KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014/8/25
應用說明 Hardware Design Guide for KeyStone II Devices 2014/3/24
Product overview 66AK2Hx KeyStone Multicore DSP+ARM System-on-chips (Rev. A) 2013/11/8
使用指南 PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D) 2013/9/30
使用指南 Debug and Trace for KeyStone II Devices User's Guide 2013/7/26
使用指南 ARM Bootloader User Guide for KeyStone II Devices 2013/7/21
使用指南 DSP Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013/7/15
使用指南 Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide (Rev. D) 2013/7/3
使用指南 Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013/6/28
使用指南 C66x CorePac User's Guide (Rev. C) 2013/6/28
使用指南 HyperLink for KeyStone Devices User's Guide (Rev. C) 2013/5/28
使用指南 Security Accelerator (SA) for KeyStone Devices User's Guide (Rev. B) 2013/2/5
Product overview Multicore DSPs for High-Performance Video Coding 2013/1/22
使用指南 Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012/11/12
Product overview Industrial Imaging: Applications of the K2H and K2E platforms 2012/11/9
Product overview Video Infrastructure - Applications of the K2E, K2H platforms 2012/11/9
使用指南 ARM CorePac User Guide for KeyStone II Devices 2012/10/31
應用說明 Multicore Programming Guide (Rev. B) 2012/8/29
使用指南 Packet Accelerator (PA) for KeyStone Devices User's Guide (Rev. A) 2012/7/11
使用指南 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012/3/30
使用指南 Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012/3/27
使用指南 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012/3/22
應用說明 PCIe Use Cases for KeyStone Devices 2011/12/13
應用說明 Introduction to TMS320C6000 DSP Optimization 2011/10/6
使用指南 Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011/9/2
使用指南 External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011/5/24
白皮書 Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011/5/19
應用說明 Optimizing Loops on the C66x DSP 2010/11/9
使用指南 General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010/11/9
使用指南 C66x CPU and Instruction Set Reference Guide 2010/11/9
應用說明 Clocking Design Guide for KeyStone Devices 2010/11/9
使用指南 Universal Asynchronous Receiver/Transmitter (UART) for KeyStone Devices UG 2010/11/9
使用指南 C66x DSP Cache User's Guide 2010/11/9
使用指南 Network Coprocessor for KeyStone Devices User's Guide 2010/11/2

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

偵錯探測器

TMDSEMU200-U — XDS200 USB 偵錯探測器

XDS200 是為 TI 嵌入式裝置偵錯的偵錯探測器（模擬器）。對於大多數裝置，建議使用較新、成本較低的 XDS110 (www.ti.com/tool/TMDSEMU110-U)。XDS200 支援單一 Pod 中廣泛的標準（IEEE1149.1、IEEE1149.7、SWD）。所有 XDS 偵錯探針在所有配備嵌入式追蹤緩衝器 (ETB) 的 Arm® 與 DSP 處理器中均支援核心與系統追蹤。

XDS200 透過 TI 20 接腳連接器（配備適用 TI 14 接腳、Arm Cortex® 10 接腳和 Arm 20 接腳的多重轉接器）連接到目標電路板，並透過 USB2.0 高速 (...)

支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
偵錯探測器

TMDSEMU560V2STM-U — XDS560™ 軟體 v2 系統追蹤 USB 偵錯探測器

XDS560v2 是 XDS560™ 系列偵錯探測器中性能最高的，且同時支援傳統 JTAG 標準 (IEEE1149.1) 與 cJTAG (IEEE1149.7)。  請注意，其不支援序列線偵錯 (SWD)。

所有 XDS 偵錯探測器均在所有配備嵌入式追蹤緩衝器 (ETB) 的 ARM 與 DSP 處理器中支援核心與系統追蹤。  對於針腳上的追蹤，則需要 XDS560v2 PRO TRACE。

XDS560v2 透過 MIPI HSPT 60 針腳接頭 (具有用於 TI 14 針腳、TI 20 針腳和 ARM 20 針腳的多轉接器) 連接到目標電路板，並透過 USB2.0 高速 (...)

支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
偵錯探測器

TMDSEMU560V2STM-UE — XDS560v2 System Trace USB 與乙太網路偵錯探測器

The XDS560v2 is the highest performance of the XDS560™ family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7). Note that it does not support serial wire debug (SWD).

All XDS debug probes support Core and System Trace in all ARM and DSP processors (...)

支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
軟體開發套件 (SDK)

BIOSLINUXMCSDK-K2 — MCSDK supporting SYS/BIOS RTOS and Linux OS for KeyStone II ARM A15 + DSP C66x

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

支援產品和硬體
軟體開發套件 (SDK)

PROCESSOR-SDK-LINUX-K2HK — Linux Processor SDK for K2H

處理器 SDK (軟體開發套件) 是一套專為 TI 嵌入式處理器所設計的整合軟體平台，提供簡易設定，可迅速且立即執行基準測試與示範。  所有 TI 代表產品的處理器 SDK 版本均相同，開發人員能順暢地在其他裝置上再次使用軟體，與移轉軟體至其他裝置。  有了處理器 SDK 和 TI 嵌入式處理器解決方案，讓開發可調式平台解決方案從此變得更輕鬆簡單。

處理器 SDK v.02.xx 包括對 Linux 與 TI-RTOS 作業系統的支援。

Linux 主要特點：

  • 長期穩定 (LTS) Mainline Linux 核心支援
  • U-Boot 開機載入程式支援
  • Linaro GNU 編譯器系列 (GCC) (...)
支援產品和硬體
軟體開發套件 (SDK)

PROCESSOR-SDK-LINUX-RT-K2HK — Linux-RT Processor SDK for K2H

處理器 SDK (軟體開發套件) 是一套專為 TI 嵌入式處理器所設計的整合軟體平台，提供簡易設定，可迅速且立即執行基準測試與示範。  所有 TI 代表產品的處理器 SDK 版本均相同，開發人員能順暢地在其他裝置上再次使用軟體，與移轉軟體至其他裝置。  有了處理器 SDK 和 TI 嵌入式處理器解決方案，讓開發可調式平台解決方案從此變得更輕鬆簡單。

處理器 SDK v.02.xx 包括對 Linux 與 TI-RTOS 作業系統的支援。

Linux 主要特點：

  • 長期穩定 (LTS) Mainline Linux 核心支援
  • U-Boot 開機載入程式支援
  • Linaro GNU 編譯器系列 (GCC) (...)
支援產品和硬體
軟體開發套件 (SDK)

PROCESSOR-SDK-RTOS-K2HK — RTOS Processor SDK for K2H

處理器 SDK (軟體開發套件) 是一套專為 TI 嵌入式處理器所設計的整合軟體平台，提供簡易設定，可迅速且立即執行基準測試與示範。  所有 TI 代表產品的處理器 SDK 版本均相同，開發人員能順暢地在其他裝置上再次使用軟體，與移轉軟體至其他裝置。  有了處理器 SDK 和 TI 嵌入式處理器解決方案，讓開發可調式平台解決方案從此變得更輕鬆簡單。

處理器 SDK v.02.xx 包括對 Linux 與 TI-RTOS 作業系統的支援。

Linux 主要特點：

  • 長期穩定 (LTS) Mainline Linux 核心支援
  • U-Boot 開機載入程式支援
  • Linaro GNU 編譯器系列 (GCC) (...)
支援產品和硬體
IDE、配置、編譯器或偵錯程式

CCSTUDIO — Code Composer Studio™ integrated development environment (IDE)

CCStudio™ 整合式開發環境 (IDE) 是 TI 廣泛的 CCStudio™ 開發生態系統的一部分，是用於 TI 微控制器、處理器、無線連線裝置及雷達感測器的整合式開發環境。CCStudio IDE 可用作桌上型或雲端型應用程式。雲端版本免去了大量軟體下載。此外，由於此工具建立在 Eclipse Theia 架構上，因此 VS Code® 使用者對此介面十分熟悉。如果您選擇直接使用 VS Code，也可以在市集中找到 TI 提供的 VS Code 擴充套件，可支援特定裝置。

AI 驅動開發
CCStudio IDE 整合業界標準的 AI (...)

支援產品和硬體
驅動程式或資料庫

FFTLIB — 適用於浮點裝置的 FFT 函式庫

The Texas Instruments FFT library is an optimized floating-point math function library for computing the discrete Fourier transform (DFT).

支援產品和硬體
驅動程式或資料庫

MATHLIB — 用於浮點裝置的 DSP 數學函式庫

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
支援產品和硬體
驅動程式或資料庫

SPRC264 — TMS320C5000/6000 映像庫 (IMGLIB)

C5000 6000 影像處理庫 (IMGLIB) 是適合 C 程式設計工具的最佳化影像/影片處理函式庫。此函式庫包括 C 可呼叫通用影像/影片處理常式，這些常式通常用於運算密集型即時應用。相較於同等標準 ANSI C 語言程式碼，使用這些常式可以實現更高性能。IMGLIB 透過立即可用的 DSP 功能與原始程式碼，能夠大幅縮短應用程式開發時間。

查看基準測試：DSP 核心基準測試

支援產品和硬體
驅動程式或資料庫

SPRC265 — TMS320C6000 DSP 函式庫 (DSPLIB)

TMS320C6000 數位訊號處理器函式庫 (DSPLIB) 是適合 C 編程人員的平台最佳化 DSP 函式庫。此函式庫包括可呼叫 C 語言的通用訊號處理常式，通常用於運算密集的即時應用。相較於同等標準 ANSI C 語言程式碼，使用這些常式可以實現更高性能。DSPLIB 透過立即可用的 DSP 功能與原始程式碼，能夠大幅縮短應用程式開發時間。

查看基準測試：DSP 核心基準測試

支援產品和硬體
軟體轉碼器

C66XCODECS — 轉碼器 - 視訊、語音 - 適用於 C66x 架構產品

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. In many cases, the C64x+ codecs are provided and validated for C66x platforms. Datasheets and Release Notes are on the download (...)

支援產品和硬體
支援軟體

MCOMMS-SWS — CouthIT Motor Control Software Engineering Services

CouthIT 的嵌入式軟體事業群為 TI Sitara 與 Jacinto 微處理器及微控制器提供高效能多媒體韌體與軟體解決方案，並採用 TI C55x、C64x+、C66x 與 C7x 數位訊號處理器。

該團隊提供符合業界標準、可直接投入生產且高度最佳化的語音、音訊與視訊編解碼器。這些實作經過精心設計，具備較低的程式與資料記憶體佔用空間、以每秒百萬次指令 (MIPS) 計的低 CPU 使用率、高執行效能以及出色的電源效率。

經過最佳化的編解碼器產品組合非常適合效能關鍵型企業應用，例如媒體資源功能 (MRF) 與會話邊界控制器 (...)

支援產品和硬體
模擬型號

66AK2H06 Power Consumption Model (Rev. A)

SPRM649A.ZIP (136 KB) - 功率模型
支援產品和硬體
模擬型號

66AK2H12 66AK2H06 AAW BSDL Model

SPRM609.ZIP (36 KB) - BSDL 模型
支援產品和硬體
模擬型號

66AK2H12 66AK2H06 AAW IBIS Model

SPRM618.ZIP (2189 KB) - IBIS 模型
支援產品和硬體
模擬型號

66AK2Hx FloTherm Model

SPRM603.ZIP (6 KB) - 功率模型
支援產品和硬體
模擬型號

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI 模型
lock = 需要匯出核准 (1 分鐘)
支援產品和硬體
參考設計

TIDEP0037 — 使用 TMS320C6678 處理器實作具電源效率且可擴充的 H.265/HEVC 解決方案參考設計

HEVC 是一種高效但需密集處理的影片標準，據稱在相同的影片畫質下，相較於 H.264/MPEG-4，可將資料壓縮率提升至兩倍。此設計展示如何使用一個或多個 TMS320C6678 裝置即時實作符合電源效率的軟 H.265/HEVC 解決方案，可跨解析度、幀率及設定檔進行調整。  此外，還包含單通道 HEVC 720p30 即時編碼器和單通道 HEVC 1080p60 即時解碼器的特定使用案例。  我們的 HEVC C66x HEVC 編碼器在相同視覺品質下，相較於 TI 的 H.264 x 編碼器可節省超過 40% 的位元率。TMS320C66x DSP 同時支援音訊和視訊編解碼器。

支援產品和硬體
參考設計

TIDEP0045 — 透過 TI C6678 DSP 實作即時合成孔徑雷達 (SAR) 演算法的參考設計

此參考設計展示了在多核心 TMS320C6678 數位訊號處理器 (DSP) 上執行的即時合成孔徑雷達 (SAR)。SAR 的主要挑戰之一是即時產生高解析度影像，因為影像成形涉及運算要求高的訊號處理程序。   我們已在 C6678 八核心定點和浮點 DSP 上實作 SAR 演算法，展現其完整應用性能以及如何在一個、兩個、四個和八個 DSP 核心上進行擴展。此處，距離都卜勒 SAR 處理演算法會從功能角度進行模組化，並將運算工作映射至並聯執行的多個核心。任務映射過程使用 OpenMP 完成。

支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
FCBGA (AAW) 1517 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片