SN74LV273A-Q1

활성

제품 상세 정보

Number of channels 8 Technology family LV-A Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 70 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Automotive
Number of channels 8 Technology family LV-A Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 70 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Automotive
VSSOP (DGS) 20 24.99 mm² (5.1 mm × 4.9 mm) VQFN (RKS) 20 11.25 mm² (4.5 mm × 2.5 mm)
  • AEC-Q100 qualified for automotive applications:
    • Device temperature grade 1:
      • 40°C to +125°C, TA
    • Device HBM ESD Classification Level 2
    • Device CDM ESD Classification Level C6
  • Available in wettable flank QFN (WRKS) package
  • 2V to 5.5V VCC operation
  • Maximum tpd of 10.5ns at 5V
  • Supports mixed-mode voltage operation on all ports
  • Ioff supports partial power-down mode operation
  • Latch-up performance exceeds 250mA per JESD 17
  • AEC-Q100 qualified for automotive applications:
    • Device temperature grade 1:
      • 40°C to +125°C, TA
    • Device HBM ESD Classification Level 2
    • Device CDM ESD Classification Level C6
  • Available in wettable flank QFN (WRKS) package
  • 2V to 5.5V VCC operation
  • Maximum tpd of 10.5ns at 5V
  • Supports mixed-mode voltage operation on all ports
  • Ioff supports partial power-down mode operation
  • Latch-up performance exceeds 250mA per JESD 17

The SN74LV273A-Q1 device is an octal positive-edge triggered D-type flip-flop with shared direct active low clear (CLR) input and clock (CLK).

Information at the data (D) inputs meeting the setup time requirements is transferred to the (Q) outputs on the positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a particular voltage level and is not related directly to the transition time of the positive-going pulse. When CLK is at either the high or low level or transitioning from a high level to a low level, the D input has no effect at the output. Information at the data (Q) outputs can be asynchronously cleared with a low level input through the clear (CLR) pin.

The SN74LV273A-Q1 device is an octal positive-edge triggered D-type flip-flop with shared direct active low clear (CLR) input and clock (CLK).

Information at the data (D) inputs meeting the setup time requirements is transferred to the (Q) outputs on the positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a particular voltage level and is not related directly to the transition time of the positive-going pulse. When CLK is at either the high or low level or transitioning from a high level to a low level, the D input has no effect at the output. Information at the data (Q) outputs can be asynchronously cleared with a low level input through the clear (CLR) pin.

다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
SN74AHC273-Q1 활성 클리어 기능을 지원하는 차량용 8진 D형 플립플롭 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA
SN74AHC373-Q1 활성 3상태 출력을 지원하는 차량용 8진 투명 D형 래치 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA
SN74AHC541-Q1 활성 3상태 출력을 지원하는 차량용 8채널, 2V~5.5V 버퍼 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA
SN74AHC374-Q1 활성 3상태 출력을 지원하는 차량용 8진 에지 트리거 D형 플립플롭 Voltage range 2V to 5.5V, average propagation delay 12ns, average drive strength 9mA

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 SN74LV273A-Q1 Automotive Octal D-Type Flip-Flops With Clear datasheet (Rev. C) PDF | HTML 2026. 6. 2

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

14-24-LOGIC-EVM — 14핀~24핀 D, DB, DGV, DW, DYY, NS 및 PW 패키지용 로직 제품 일반 평가 모듈

14-24-LOGIC-EVM 평가 모듈(EVM)은 14핀~24핀 D, DW, DB, NS, PW, DYY 또는 DGV 패키지에 있는 모든 로직 장치를 지원하도록 설계되었습니다.

사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
평가 보드

14-24-NL-LOGIC-EVM — 14핀~24핀 비 리드 패키지용 로직 제품 일반 평가 모듈

14-24-NL-LOGIC-EVM은 14핀~24핀 BQA, BQB, RGY, RSV, RJW 또는 RHL 패키지가 있는 로직 또는 변환 장치를 지원하도록 설계된 유연한 평가 모듈(EVM)입니다.

사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
시뮬레이션 모델

SN74LV273A-Q1 IBIS Model

SCLM350.ZIP (44 KB) - IBIS 모델
지원되는 제품 및 하드웨어
패키지 CAD 기호, 풋프린트 및 3D 모델
VSSOP (DGS) 20 Ultra Librarian
VQFN (RKS) 20 Ultra Librarian

주문 및 품질

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상