홈 클록 및 타이밍 클록 버퍼
홈
클록 및 타이밍
클록 버퍼

LMK00804B

활성

낮은 스큐, 1~4 멀티플렉스 차동/LVCMOS-LVCMOS/TTL 팬아웃 버퍼

지금 주문
데이터 시트

LMK00804B

활성
데이터 시트 지금 주문

제품 상세 정보

Function Level translator, Single-ended Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 1.5, 1.8, 2.5, 3.3 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Level translation, Pin control Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
Function Level translator, Single-ended Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 1.5, 1.8, 2.5, 3.3 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Level translation, Pin control Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
TSSOP (PW) 16 32 mm² 5 x 6.4
  • Four LVCMOS/LVTTL Outputs with 7 Ω Output
    Impedance
    • Additive Jitter: 0.04 ps RMS (typ) @ 125 MHz
    • Noise Floor: –166 dBc/Hz (typ) @ 125 MHz
    • Output Frequency: 350 MHz (max)
    • Output Skew: 35 ps (max)
    • Part-to-Part Skew: 700 ps (max)
  • Two Selectable Inputs
    • CLK, nCLK Pair Accepts LVPECL, LVDS,
      HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL
    • LVCMOS_CLK Accepts LVCMOS/LVTTL
  • Synchronous Clock Enable
  • Core/Output Power Supplies:
    • 3.3 V/3.3 V
    • 3.3 V/2.5 V
    • 3.3 V/1.8 V
    • 3.3 V/1.5 V
  • Package: 16-Lead TSSOP
  • Industrial Temperature Range: –40ºC to +85ºC
  • Four LVCMOS/LVTTL Outputs with 7 Ω Output
    Impedance
    • Additive Jitter: 0.04 ps RMS (typ) @ 125 MHz
    • Noise Floor: –166 dBc/Hz (typ) @ 125 MHz
    • Output Frequency: 350 MHz (max)
    • Output Skew: 35 ps (max)
    • Part-to-Part Skew: 700 ps (max)
  • Two Selectable Inputs
    • CLK, nCLK Pair Accepts LVPECL, LVDS,
      HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL
    • LVCMOS_CLK Accepts LVCMOS/LVTTL
  • Synchronous Clock Enable
  • Core/Output Power Supplies:
    • 3.3 V/3.3 V
    • 3.3 V/2.5 V
    • 3.3 V/1.8 V
    • 3.3 V/1.5 V
  • Package: 16-Lead TSSOP
  • Industrial Temperature Range: –40ºC to +85ºC

The LMK00804B is a low skew, high performance clock fanout buffer which can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs, which can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or de-asserted. The outputs are held in logic low state when the clock is disabled. A separate output enable terminal controls whether the outputs are active state or high-impedance state. The low additive jitter and phase noise floor, and guaranteed output and part-to-part skew characteristics make the LMK00804B ideal for applications demanding high performance and repeatability.

See also Device Comparison Table for descriptions of CDCLVC1310 and LMK00725 parts.

The LMK00804B is a low skew, high performance clock fanout buffer which can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs, which can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or de-asserted. The outputs are held in logic low state when the clock is disabled. A separate output enable terminal controls whether the outputs are active state or high-impedance state. The low additive jitter and phase noise floor, and guaranteed output and part-to-part skew characteristics make the LMK00804B ideal for applications demanding high performance and repeatability.

See also Device Comparison Table for descriptions of CDCLVC1310 and LMK00725 parts.
filter 기타 클록 버퍼 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
1개 모두 보기
유형 직함 날짜
* Data sheet LMK00804B Low Skew, 1-to-4 Multiplexed Differential/LVCMOS-to-LVCMOS/TTL Fanout Buffer datasheet (Rev. A) PDF | HTML 2014/07/07

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

LMK00804B-Q1EVM — 4개 출력 저지터 차동/LVCMOS-LVCMOS 팬 아웃 버퍼 평가 보드

LMK00804B-Q1는 최대 4개의 LVCMOS/LVTTL 출력(3.3V, 2.5V, 1.8V 또는 1.5V 레벨)을 분배하는 낮은 스큐, 고성능 클록 팬아웃 버퍼입니다.  클록은 선택 가능한 두 입력 중 하나에서 파생되어 차동 또는 단일 종단 입력 신호를 받을 수 있습니다. LMK00804B-Q1 평가 모듈(EVM)은 LMK00804B 장치의 기능 및 전기 성능을 시연할 수 있도록 설계되었습니다.  최적의 성능을 위해 보드에는 50Ω SMA 커넥터 및 50Ω 제어 임피던스 트레이스가 장착되어 있습니다.
사용 설명서: PDF
TI.com에서 구매 불가
평가 보드

LMK00804BEVM — LMK00804BEVM 4개 출력의 저 지터 차동/LVCMOS-LVCMOS 팬아웃 버퍼 평가 보드

The LMK00804B is a low skew, high performance clock fanout buffer, which distributes up to four LVCMOS/LVTTL outputs (3.3V, 2.5V, 1.8V, or 1.5V levels).  The clocks are derived from one of two selectable inputs, which can accept differential or single-ended input signals. This evaluation (...)

사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

LMK00804B IBIS Model (Rev. A)

SNAM166A.ZIP (55 KB) - IBIS Model
다운로드
설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
지금 설계하기
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-01056 — EMI를 최소화하면서 전원 공급 장치의 효율을 최적화하는 20비트 1MSPS DAQ 레퍼런스 설계

고성능 DAQ(데이터 수집) 시스템을 위한 이 레퍼런스 설계에서는 LMS3635-Q1 벅 컨버터를 사용하여 스위칭 레귤레이터로부터 EMI의 영향을 최소화하고 소비 전력을 줄이기 위해 전력 단계를 최적화합니다.  이 레퍼런스 설계는 LM53635 벅 컨버터에 비해 대부분의 저부하 전류에서 7.2%의 효율 개선 효과를 제공하며, 이는 125.25dB SFDR, 99dB SNR 및 16.1ENOB에 달하는 수치입니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01054 — 고성능 DAQ 시스템에서 EMI 효과를 제거하는 다중 레일 전원 레퍼런스 디자인

TIDA-01054 레퍼런스 설계를 이용하면 LM53635 벅 컨버터의 도움으로 16비트 이상의 DAQ(데이터 수집) 시스템에서 EMI의 성능 저하 효과를 제거할 수 있습니다. 벅 컨버터를 사용하면 설계가 EMI의 원치 않는 잡음 영향을 받지 않고도 전원 솔루션을 신호 경로 가까이에 배치하여 보드 공간을 절약할 수 있습니다. 이 설계를 사용하면 20비트 1MSPS SAR ADC를 사용했을 때 1000.13dB의 시스템 SNR 성능을 발휘합니다. 이는 외부 전원을 사용할 때 100.14dB의 SNR 성능과 거의 일치하는 것입니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01013 — DAQ 및 무선 센서 IoT 시스템을 위한 저전력, 저잡음 24b 아날로그 프론트 엔드 레퍼런스 디자인

DAQ(데이터 수집 시스템), 필드 기기, IoT(사물 인터넷), 자동 테스트 장비 등 오늘날 많은 애플리케이션에서 더 낮은 전력, 더 낮은 잡음의 AFE(아날로그 프론트 엔드)에 대한 필요성이 점점 더 중요해지고 있습니다. 많은 경우 이러한 필요성은 무료 저전력, 저잡음 AFE에서 지원되는 TI의 24비트 ADS127L01 델타 시그마 ADC와 유사한 고해상도, 높은 SNR, 저전력 ADC의 등장에 의해 더욱 강조됩니다. 이러한 새로운 솔루션을 통해 시스템 설계자는 보다 많은 수의 채널을 데이터 수집, 무선 계측, 필드 계측 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01055 — 고성능 DAQ 시스템을 위한 ADC 전압 레퍼런스 버퍼 최적화 레퍼런스 디자인

고성능 DAQ 시스템용 TIDA-01055 레퍼런스 설계는 TI OPA837 고속 연산 증폭기를 사용하여 SNR 성능을 개선하고 소비 전력을 줄이기 위해 ADC 레퍼런스 버퍼를 최적화합니다. 이 장치는 복합 버퍼 구성에 사용되며 기존 연산 증폭기보다 22% 향상된 전력을 제공합니다. 버퍼가 통합된 전압 레퍼런스 소스는 채널 수가 많은 시스템에서 최적의 성능을 달성하는 데 필요한 구동 강도가 부족한 경우가 많습니다.  이 레퍼런스 설계는 여러 ADC를 구동할 수 있으며 18비트, 2-MSPS SAR ADC를 사용하여 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01057 — 트루 10Vpp 차동 입력을 위해 신호 동적 범위를 20비트 ADC로 극대화하는 레퍼런스 설계

이 레퍼런스 설계는 20비트 차동 입력 ADC의 동적 범위를 개선하기 위해 고성능 DAQ(데이터 수집) 시스템을 위해 고안되었습니다. 많은 DAQ 시스템은 충분한 신호 동적 범위를 얻기 위해 넓은 FSR(최대 눈금 범위)에서 측정할 수 있는 기능을 필요로 합니다. SAR ADC를 위한 이전의 많은 레퍼런스 설계에서는 THS4551 FDA(완전 차동 증폭기)를 사용했습니다. 그러나 THS4551은 전압 레퍼런스가 5V인 SAR ADC의 동적 범위를 최대화하는 데 필요한 진정한 10Vpp 차동 출력(10V FSR)을 실현하기에는 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01051 — 자동 테스트 장비에 대한 FPGA 활용률 및 데이터 처리량 최적화 레퍼런스 설계

TIDA-01051 레퍼런스 설계는 ATE(자동 테스트 장비)에 사용되는 것과 같이 채널 수가 매우 많은 DAQ(데이터 수집) 시스템에 대하여 최적화된 채널 밀도, 통합, 소비 전력, 클록 분배 및 신호 체인 성능 데모에 사용됩니다. TI의 DS90C383B와 같은 시리얼라이저를 사용하여 동시에 샘플링되는 ADC 출력 여러 개를 몇몇 LVDS 라인으로 합치면 호스트 FPGA가 처리해야 하는 핀 수가 대폭 줄어듭니다.  그 결과, FPGA 하나가 훨씬 많은 수의 DAQ 채널을 처리할 수 있고 보드 라우팅 복잡도가 대폭 완화됩니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01050 — 18비트 SAR 데이터 컨버터를 위해 최적화된 아날로그 프론트 엔드 DAQ 시스템 레퍼런스 디자인

TIDA-01050 레퍼런스 설계는 일반적으로 자동 테스트 장비와 관련된 통합, 전력 소비, 성능 및 클로킹 문제를 개선하는 것을 목표로 합니다. 이 설계는 모든 ATE 시스템에 적용되지만 대부분 많은 수의 입력 채널이 필요한 시스템에 적용됩니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01052 — 음극 공급 장치를 사용하여 풀 스케일 THD를 개선하는 ADC 드라이버 레퍼런스 디자인

TIDA-01052 레퍼런스 설계는 접지 대신 아날로그 프론트 엔드 드라이버 증폭기에서 음극 전압 레일을 사용하여 볼 수 있는 시스템 성능 증가를 강조하는 것을 목표로 합니다. 이 개념은 모든 아날로그 프론트 엔드에 해당하지만, 이 설계는 특히 자동 테스트 장비를 대상으로 합니다.
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
TSSOP (PW) 16 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상