홈 증폭기 연산 증폭기 (op amps) 고속 연산 증폭기(GBW ≥ 50MHz)
홈
증폭기
연산 증폭기 (op amps)
고속 연산 증폭기(GBW ≥ 50MHz)

BUF802

활성

광대역, 2.3nV/√Hz, 고입력 임피던스 JFET 버퍼

지금 주문하기
데이터 시트

BUF802

활성
데이터 시트 지금 주문하기

제품 상세 정보

Architecture FET / CMOS Input, Open Loop/Buffer Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 9 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 13 GBW (typ) (MHz) 3100 BW at Acl (MHz) 3100 Acl, min spec gain (V/V) 1 Slew rate (typ) (V/µs) 7000 Vn at flatband (typ) (nV√Hz) 2.3 Vn at 1 kHz (typ) (nV√Hz) 10 Iq per channel (typ) (mA) 34 Vos (offset voltage at 25°C) (max) (mV) 800 Rail-to-rail No Features Adjustable BW/IQ/IOUT, Integrated Clamps Rating Catalog Operating temperature range (°C) -40 to 85 Input bias current (max) (pA) 25 Offset drift (typ) (µV/°C) 700 Iout (typ) (mA) 15 2nd harmonic (dBc) -55 3rd harmonic (dBc) -59 Frequency of harmonic distortion measurement (MHz) 1000
Architecture FET / CMOS Input, Open Loop/Buffer Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 9 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 13 GBW (typ) (MHz) 3100 BW at Acl (MHz) 3100 Acl, min spec gain (V/V) 1 Slew rate (typ) (V/µs) 7000 Vn at flatband (typ) (nV√Hz) 2.3 Vn at 1 kHz (typ) (nV√Hz) 10 Iq per channel (typ) (mA) 34 Vos (offset voltage at 25°C) (max) (mV) 800 Rail-to-rail No Features Adjustable BW/IQ/IOUT, Integrated Clamps Rating Catalog Operating temperature range (°C) -40 to 85 Input bias current (max) (pA) 25 Offset drift (typ) (µV/°C) 700 Iout (typ) (mA) 15 2nd harmonic (dBc) -55 3rd harmonic (dBc) -59 Frequency of harmonic distortion measurement (MHz) 1000
VQFN (RGT) 16 9 mm² (3 mm × 3 mm)
  • Large-signal bandwidth (1VPP): 3.1GHz
  • Slew rate: 7000V/µs
  • Input voltage noise: 2.3nV/√Hz
  • 1% settling time: 0.7ns
  • Input-impedance: 50GΩ || 2.4pF
  • Capable of driving 50Ω load
  • Adjustable quiescent current for power and performance trade-off
  • Integrated input and output clamp with fast overdrive recovery
  • Voltage supply: ±4.5V to ±6.5V
  • Low phase noise
  • Large-signal bandwidth (1VPP): 3.1GHz
  • Slew rate: 7000V/µs
  • Input voltage noise: 2.3nV/√Hz
  • 1% settling time: 0.7ns
  • Input-impedance: 50GΩ || 2.4pF
  • Capable of driving 50Ω load
  • Adjustable quiescent current for power and performance trade-off
  • Integrated input and output clamp with fast overdrive recovery
  • Voltage supply: ±4.5V to ±6.5V
  • Low phase noise

The BUF802 device is an open-loop, unity gain buffer with a JFET input stage that offers low-noise, high-impedance buffering for data acquisition system (DAQ) front ends. The BUF802 supports DC-to-3.1GHz of bandwidth, while offering excellent distortion and noise performance across the frequency range.

The BUF802 can be used in a composite loop with a precision amplifier in applications where higher precision performance is required. The BUF802 uses a remarkable architecture to simplify the design of high-precision, wide-bandwidth composite loops.

The BUF802 features an adjustable quiescent current pin that enables designers to trade bandwidth and distortion for a lower quiescent current. This feature makes the device an excellent choice across a wide-frequency range. The BUF802 has integrated input and output clamps to protect the device and the subsequent signal-chain from overdrive voltages.

The BUF802 device is an open-loop, unity gain buffer with a JFET input stage that offers low-noise, high-impedance buffering for data acquisition system (DAQ) front ends. The BUF802 supports DC-to-3.1GHz of bandwidth, while offering excellent distortion and noise performance across the frequency range.

The BUF802 can be used in a composite loop with a precision amplifier in applications where higher precision performance is required. The BUF802 uses a remarkable architecture to simplify the design of high-precision, wide-bandwidth composite loops.

The BUF802 features an adjustable quiescent current pin that enables designers to trade bandwidth and distortion for a lower quiescent current. This feature makes the device an excellent choice across a wide-frequency range. The BUF802 has integrated input and output clamps to protect the device and the subsequent signal-chain from overdrive voltages.
filter 기타 고속 연산 증폭기(GBW ≥ 50MHz) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
6개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 BUF802 Wide-Bandwidth, 2.3nV/√Hz, High-Input Impedance Buffer datasheet (Rev. E) PDF | HTML 2026. 3. 10
설계 가이드 High-Impedance, 500MHz Bandwidth Oscilloscope Analog Front End Reference Design PDF | HTML 2026. 7. 29
Product overview Pairing High-Speed JFET Amplifiers With Hi-Z DAQ Systems PDF | HTML 2024. 4. 8
애플리케이션 노트 Choosing an Amplifier for Wide Bandwidth, High-Impedance, Data Acquisition AFEs PDF | HTML 2023. 3. 2
Application brief How to Tune the S-Parameters of Your Analog Front-End Signal Chain PDF | HTML 2022. 2. 25
기술 문서 Achieving high-DC precision and wide large signal bandwidth with Hi-Z buffers PDF | HTML 2022. 1. 18

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

BUF802RGTEVM — BUF802 평가 모듈 고속, 광대역, 2.3nV/√Hz, RGT 패키지의 입력 버퍼

BUF802RGTEVM은 버퍼의 기능과 다기능성을 손쉽게 시연할 수 있도록 설계되었습니다. EVM에는 정밀 증폭기가 포함된 복합 루프와 독립형 BUF802 회로의 두 가지 회로 구성이 있습니다. 분할 또는 단일 전원 공급 장치와 함께 사용할 수 있으며, 아날로그 입력 및 출력에 SMA 커넥터가 포함되어 있어 손쉽게 작동할 수 있습니다. 레이아웃이 최적화되어 기생 커플링을 줄이고 주파수 간 최고의 신호 충실도를 제공합니다.
사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
시뮬레이션 모델

BUF802 PSpice model

SBOMC43.ZIP (187 KB) - PSpice 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

BUF802 TINA-TI Reference Circuit (Rev. D)

SBOMBQ8D (5895 KB) - Tina-TI Spice 모델
지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDA-010133 — 고 임피던스, 500MHZ 대역폭 오실로스코프 아날로그 프런트 엔드 레퍼런스 설계

High Bandwidth data acquisition systems, like a digital storage oscilloscope (DSO), require the analog front-end (AFE) signal chain to have wide (-3dB) bandwidth to measure a wide range of signals, optional high input impedance to prevent loading of the measured signal, low noise to prevent (...)
지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDA-01022 — DSO, 레이더, 5G 무선 테스트 시스템용 유연한 3.2GSPS 멀티 채널 AFE 레퍼런스 설계

이 고속 멀티 채널 데이터 캡처 레퍼런스 설계는 최적의 시스템 성능을 구현합니다. 시스템 설계자는 고속 멀티 채널 클록 생성을 위한 클록 지터 및 스큐와 같은 중요한 설계 매개 변수를 고려해야 합니다. 이는 전체 시스템 SNR, SFDR, 채널 간 스큐 및 결정적 지연 시간에 영향을 미칩니다. 이 레퍼런스 설계는 JESD204B를 지원하는 고속 데이터 컨버터, 고속 증폭기, 고성능 클록 및 저잡음 전력 솔루션을 사용하여 최적의 시스템 성능을 달성하는 멀티다중 채널 AFE 및 클록 솔루션을 보여줍니다.
지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RGT) 16 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상