ZHCSP67A October   2021  – January 2022 LMK1D2106 , LMK1D2108

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fail-Safe Input
    4. 8.4 Device Functional Modes
      1. 8.4.1 LVDS Output Termination
      2. 8.4.2 Input Termination
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Examples
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 Trademarks
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 高性能 LVDS 时钟缓冲器系列：高达 2GHz
    • 双路 1:6 差分缓冲器
    • 双路 1:8 差分缓冲器
  • 电源电压：1.71V 至 3.465V
  • 低附加抖动：156.25MHz 下小于 12kHz 至 20MHz 范围内的
    60fs RMS 最大值
    • 超低相位本底噪声：-164dBc/Hz（典型值）
  • 超低传播延迟：< 575ps（最大值）
  • 输出延迟：20ps（最大值）
  • 高摆幅 LVDS（升压模式）：500mV VOD（典型值，AMP_SEL 设置为 1 时）
  • 使用 EN 引脚启用/禁用组
  • 失效防护输入操作
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围：–40°C 至 105°C
  • 采用封装

    • LMK1D2106：6mm × 6mm 40 引脚 VQFN (RHA)

    • LMK1D2108：7mm × 7mm 48 引脚 VQFN (RGZ)