LMK61PD0A2 超低抖动引脚可选振荡器

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

超低噪声、高性能
- 抖动：f_OUT > 100MHz 时的典型值为 90fs (RMS)
- 高电源抑制比 (PSRR)：-70dBc，出色的电源抗扰度
灵活的输出频率和格式；用户可选择
- 频率：62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
- 格式：低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)
总频率容差：±50ppm
内部存储器存储了多个启动配置，可通过引脚控制进行选择
3.3V 工作电压
工业温度范围（-40ºC 至 +85ºC）
7mm x 5mm 8 引脚封装

2 应用

晶体振荡器、表面声波 (SAW) 振荡器或芯片振荡器的高性能替换产品
开关、路由器、网卡、基带装置 (BBU)、服务器、存储/SAN
测试和测量
医疗成像
现场可编程门阵列 (FPGA)，处理器连接

3 说明

LMK61PD0A2 是一款超低抖动的 PLLatinum^TM 引脚可选振荡器。该振荡器可生成通用基准时钟。该器件在出厂前进行了预编程，可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC（无连接）进行选择。输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择，三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。该器件由单个 3.3V ± 5% 电源供电。

器件信息⁽¹⁾

部件号	封装	封装尺寸（标称值）
LMK61PD0A2	8 引脚 QFM (SIA)	7.0mm x 5.0mm

要了解所有可用封装，请见数据表末尾的可订购产品附录。

引脚分布和简化框图

LMK61PD0A2 pinout_functional_block_diagram_snas675.gif

4 修订历史记录

Changes from * Revision (October 2015) to A Revision

“产品预览”至“量产数据”Go

5 Device Control

Table 1. Output Frequency Mapping for FS[1:0] Selection

FS1	FS0	OUT FREQUENCY (MHz)	RELEVANT STANDARDS
0	0	100	PCI Express
0	NC	312.5	10 Gbps Ethernet
0	1	125	1 Gbps Ethernet
NC	0	106.25	Fiber Channel
NC	NC	156.25	10 Gbps Ethernet
NC	1	212.5	Fiber Channel
1	0	62.5	1 Gbps Ethernet
1	NC	Reserved	n/a
1	1	Reserved	n/a

Table 2. Output Type Mapping for OS, OE Selection

OS	OE	OUTPUT TYPE
X	0	Disabled (PLL functional)
0	1	LVPECL
NC	1	LVDS
1	1	HCSL

LMK61PD0A2 超低抖动引脚可选振荡器

LMK61PD0A2 超低抖动引脚可选振荡器

1 特性

2 应用

3 说明

器件信息(1)

引脚分布和简化框图

4 修订历史记录

5 Device Control

Table 1. Output Frequency Mapping for FS[1:0] Selection

Table 2. Output Type Mapping for OS, OE Selection

器件信息⁽¹⁾