TAD5212-Q1 是一款高性能立体声 DAC，支持 2VRMS 差分端和 1VRMS 单端输入，以及差分、伪差分和单端输出。

该器件包含两对模拟输出引脚（OUTxP 和 OUTxM），这些引脚可以配置为差分输出或单端输出，用于回放通道。该器件支持使用高性能多通道 DAC 同时回放最多四通道单端输出或最多双通道全差分或伪差分输出。

可通过第 0 页中的寄存器 100 选择 OUT1P 和 OUT1M 的源。有三个位 (OUT1x_SRC[2:0]) 控制特定路径的源，例如代码 011 用于将 DAC 输出与模拟旁路信号链混合，而代码 100 选择 DAC 的 OUT1P，并选择 OUT1M 用于模拟旁路信号链。几个可用选项中包括这些示例。另请参阅 TAD5212-Q1 数据表，了解用于选择 OUT1P 和 OUT1M 信号链路径源的可用选项的完整列表。与 OUT1P 和 OUT1M 类似，寄存器 107 中的 OUT2x_SRC[2:0] 位可用于设置 OUT2P 和 OUT2M 的源。

可使用 118 (CH_EN) 寄存器启用或禁用回放输出通道，并可使用 PASI_RX_CHx_CFG 或 SASI_RX_CHx_CFG 位启用或禁用音频串行接口的输入通道。

TAD5212-Q1 器件支持所有活动通道同时上电和断电，以进行同步回放。但是，根据应用需求，如果某些通道必须在另一个通道回放处于开启状态时动态上电或断电，则可以通过设置 DYN_PUPD_CFG 寄存器来支持该用例。图 1-1 显示了 DAC 内部元件的功能方框图。

图 1-1 DAC 内部元件的功能方框图

图 2-1 中的 DAC 输出后有两个缓冲器，每个缓冲器都提供负反馈。缓冲器的一个负输入连接到 DAC 的输出，而正输入连接到共模节点。每个缓冲器的输出都连接到一个输出引脚。根据应用的不同，可以使用这两个缓冲器中的一个或两个。TAD5212-Q1 支持多达两个通道的差分输出、多达两个通道的伪差分输出和多达四个通道的单端输出。每个输出通道都可以独立配置为差分或单端输出。

寄存器 100 和 107 用于配置 OUTxP 和 OUTxM 的输出连接（例如差分输出、单端输出等），其中 x 是对应于通道一或通道二的通道编号。本节将进一步讨论每种配置和允许的摆幅。

图 2-1 DAC 和输出缓冲放大器的总体结构

在全差分配置中，两个输出引脚上的 DAC 数据均为差分数据。在该配置中，负载连接在两个输出引脚之间。在差分模式下，通过在负载前的输出端连接一个电容器，可以对负载进行交流耦合。或者，通过将输出直接连接到负载，可以对负载进行直流耦合。图 2-2 和图 2-3 展示了全差分模式下的交流和直流耦合。全差分配置的最大摆幅为 2Vrms。最大摆幅之所以为 2Vrms，是因为一个输出相对于另一个输出有 180 度的相位差，所产生的摆幅实际上增加了一倍，如图 2-4 所示。

图 2-2 全差分交流耦合

图 2-3 全差分直流耦合

图 2-4 每个输出的信号幅度和相位以及生成的差分信号

在单端配置中，输出可以位于一个输出引脚 OUTP 或 OUTM 上，但需要交流耦合，因为如果没有电容器，可能会导致电流消耗。消耗的电流取决于所连接的负载。图 2-5 展示了采用交流耦合的单端配置示例。在 1Vrms 时，单端配置的最大摆幅是全差分配置的一半。

图 2-5 具有所需交流耦合的单端配置

图 2-6 单端配置中的信号反转

伪差分配置与全差分配置类似，但在这种情况下，DAC 输出位于一个引脚上，而另一个引脚连接到共模电压。伪差分配置的主要用例是避免使用交流耦合电容器。与全差分配置类似，伪差分配置允许使用带或不带交流耦合电容器的负载。伪差分配置的最大摆幅为 1Vrms。图 2-7 展示了具有直流负载耦合的伪差分配置。

图 2-7 具有直流耦合的伪差分配置

TAD5212 可以在每种模式下结合使用多个驱动器。通常，单端输出使用四个通道，而全差分和伪差分配置使用两个通道。不过，该 DAC 的一个显著特性是，即使在单端配置中，也能使用全部四个通道，因为该 DAC 相当于两个半 DAC。

DAC 采用标称 3.3V、3V 或 1.8V 电源供电。对于 3.3V 电源，内部生成的基准电压为 2.75V，这使得在差分配置下能达到 2Vrms 的摆幅，或在单端配置下能达到 1Vrms 的摆幅。

当使用 1.8V 电源时，基准电压降至 1.65V，共模电压为 0.9V，这样输出就可以在共模电压上下 5V 范围内摆动，而不会导致驱动器饱和。

通常，余量会随着电源电压的降低而减小，以便能够使用现有电源驱动负载。表 2-1 展示了电源电压以及产生的基准电压和输出摆幅。