ZHCABK2A March 2022 – March 2024 ADC128D818 , ADS1000 , ADS1000-Q1 , ADS1013 , ADS1013-Q1 , ADS1014 , ADS1014-Q1 , ADS1015 , ADS1015-Q1 , ADS1018 , ADS1018-Q1 , ADS1100 , ADS1110 , ADS1112 , ADS1113 , ADS1113-Q1 , ADS1114 , ADS1114-Q1 , ADS1115 , ADS1115-Q1 , ADS1118 , ADS1118-Q1 , ADS1119 , ADS1120 , ADS1120-Q1 , ADS112C04 , ADS112U04 , ADS1130 , ADS1131 , ADS1146 , ADS1147 , ADS1148 , ADS1148-Q1 , ADS114S06 , ADS114S06B , ADS114S08 , ADS114S08B , ADS1158 , ADS1216 , ADS1217 , ADS1218 , ADS1219 , ADS1220 , ADS122C04 , ADS122U04 , ADS1230 , ADS1231 , ADS1232 , ADS1234 , ADS1235 , ADS1235-Q1 , ADS1243-HT , ADS1246 , ADS1247 , ADS1248 , ADS124S06 , ADS124S08 , ADS1250 , ADS1251 , ADS1252 , ADS1253 , ADS1254 , ADS1255 , ADS1256 , ADS1257 , ADS1258 , ADS1258-EP , ADS1259 , ADS1259-Q1 , ADS125H01 , ADS125H02 , ADS1260 , ADS1260-Q1 , ADS1261 , ADS1261-Q1 , ADS1262 , ADS1263 , ADS127L01 , ADS1281 , ADS1282 , ADS1282-SP , ADS1283 , ADS1284 , ADS1287 , ADS1291 , LMP90080-Q1 , LMP90100 , TLA2021 , TLA2022 , TLA2024
很多精密数据采集应用都受限于系统周期时间或所有测量通道执行一个完整循环所需的总时间。不过,此指标与 Δ-Σ 模数转换器 (ADC) 数据表中提供的信息之间的关系并不总是那么清楚,数据表可能包含多种功能和模式,这些都会影响器件输出数据的速率。为了帮助用户深入理解如何利用 ADC 数据表信息计算系统周期时间,本应用手册详细讨论了影响 ADC 转换延迟的几项最重要因素。此外还汇总了一些关键要点并提供了几个使用实际 ADC 的示例。
Other TMs
为特定应用选择 Δ-Σ 模数转换器 (ADC) 时,一个重要的考虑因素是系统周期时间或所有测量通道执行一个完整循环所需的总时间。此周期时间可能需要从单个通道读取一个转换结果,从多个通道读取一个转换结果,或者从多个通道读取多个转换结果。此外,个别转换结果可能需要多个转换周期来生成稳定的数据。设计工程师如何利用 ADC 数据表中的信息来选择满足周期时间要求的器件?
例如,如果周期时间要求在十毫秒内从六个通道上每个通道检索三个转换结果,选择以 1800SPS 进行采样的 ADC 是否足够?
要回答这些问题,需要全面地了解多路复用 Δ-Σ ADC 如何对数据进行采样和处理。为此,本应用手册详细探讨了多路复用 Δ-Σ ADC 操作并将这个广泛的主题拆分成数个小节:
本文档最后另外通过两个小节总结了关键要点并提供了几个示例来展示如何将此信息运用到实际系统中。
在介绍第一个主题之前,请注意一些外部因素可能会影响 Δ-Σ ADC 操作和时序,进而可能会影响周期时间。这包括但不限于不稳定的电源、低精度时钟和放大器过载。本文档并未讨论外部因素可能对计算周期时间造成的影响,并且假定使用的是理想的系统(除非另有说明)。
要了解 Δ-Σ ADC 的时序和运行,第一步是定义用于描述此行为的常用词汇。表 2-1 定义了五个重要参数,这些参数是本文档其余部分的基础。
参数 | 定义 |
---|---|
转换周期 | Δ-Σ 调制器对模拟输入进行采样、对数据进行滤波并抽取输出的时间 |
转换延迟 | ADC 生成稳定的输出数据所需的时间:
|
转换结果 | 用户在 ADC 指示新结果已就绪后检索的数据:
|
通道扫描时间 | 生成给定通道所需数量的转换结果所用的时间 – 如果系统每个通道只需一个转换结果,该时间可能等于转换延迟 |
系统周期时间 | 通过所有测量通道执行一个完整循环所需的总时间 – 如果系统只测量一个通道,该时间可能等于通道扫描时间 |
Δ-Σ ADC 数据表利用表 2-1 中的信息来以多种不同的方式介绍 ADC 时序行为。ADC 数据表介绍时序行为的其中一个方式是使用转换延迟表。对于具有多个滤波器类型和输出数据速率 (ODR) 的器件,此信息非常重要。例如,表 2-2 显示了 24 位、40kSPS、10 通道 ADS1261 的转换延迟(以毫秒为单位)。
ODR (SPS) | FIR | SINC1 | SINC2 | SINC3 | SINC4 | SINC5 |
---|---|---|---|---|---|---|
2.5 | 402.2 | 400.4 | 800.4 | 1200 | 1600 | — |
5 | 202.2 | 200.4 | 400.4 | 600.4 | 800.4 | — |
10 | 102.2 | 100.4 | 200.4 | 300.4 | 400.4 | — |
16.6 | — | 60.43 | 120.4 | 180.4 | 240.4 | — |
20 | 52.23 | 50.43 | 100.4 | 150.4 | 200.4 | — |
50 | — | 20.43 | 40.43 | 60.43 | 80.43 | — |
60 | — | 17.09 | 33.76 | 50.43 | 67.09 | — |
100 | — | 10.43 | 20.43 | 30.43 | 40.43 | — |
400 | — | 2.925 | 5.425 | 7.925 | 10.43 | — |
1200 | — | 1.258 | 2.091 | 2.925 | 3.758 | — |
2400 | — | 0.841 | 1.258 | 1.675 | 2.091 | — |
4800 | — | 0.633 | 0.841 | 1.05 | 1.258 | — |
7200 | — | 0.564 | 0.702 | 0.841 | 0.98 | — |
14400 | — | — | — | — | — | 0.423 |
19200 | — | — | — | — | — | 0.336 |
25600 | — | — | — | — | — | 0.271 |
40000 | — | — | — | — | — | 0.179 |
表 2-2 提供了使用 ADS1261 时每种 ODR 和滤波器类型组合对应的转换延迟值。在此特定示例中,ADS1261 转换延迟时间使用标称时钟频率在斩波模式关闭且可编程延迟为 50µs 条件下指定,如表 2-2 的表注所述。其他 ADC 可能会使用不同的参数、不同的条件,甚至不同的格式来指定转换延迟时间,但提供的始终都是相同的一般信息。本应用手册详细探讨了这些表格,以确定影响转换延迟的因素以及这与总体周期时间的关系。
此外,ADC 数据表通常使用时序图来帮助直观地展示一般时序行为。图 2-1 显示了典型多路复用 Δ-Σ ADC 的示例时序图。此时序图显示了不同的转换结果如何由不同的转换周期数 (tCP) 和转换延迟 (tCL) 构成,并包含多个固定时序参数(延迟和开销)。另外还显示了通道扫描时间 (tCH) 和系统周期时间 (tCYCLE)。在本例中,tCH = tCYCLE,因为只测量了一个通道。
图 2-1 中还显示了表 2-1 中定义的很多时序参数。此外,本应用手册使用了类似于图 2-1 中的图示来帮助直观地展示每个 ADC 时序分量对转换周期、转换延迟、通道扫描时间或系统周期时间有何影响。
最后,其他 ADC 功能甚至一些外部因素也可能会影响器件时序行为。这些功能通常会在单独的数据表小节中进行介绍,因此难以确定每项功能对特定器件的总体延迟有何影响。本应用手册将这些信息整理到了一个文档中,以便更加全面地介绍 ADC 的工作方式及这对时序的影响。
本文档的其余部分会详细探讨 Δ-Σ ADC 数据表的这三个组成部分,以便用户全面了解多路复用 Δ-Σ ADC 对数据进行采样和处理,以及这对转换延迟和总体系统周期时间的影响。
本节简单介绍了 Δ-Σ ADC 的工作原理,有助于了解为什么此数据转换器架构在本质上会导致转换延迟。当转换开始触发时,Δ-Σ 调制器会使用高频时钟 fMOD 持续对模拟输入进行过采样。调制器会以 fMOD 输出数字位流,其中 1 的密度与输入信号成比例:当输入为负满量程误差 (–FS) 时,调制器输出全 0;当输入为正满量程 (+FS) 时,调制器输出全 1;而在这两个极限值之间时,则 1 和 0 会成一定比例。图 3-1 显示了如何向 Δ-Σ 调制器施加模拟输入信号(以黑色表示),这时调制器会使用以红色表示的高频调制器时钟来生成以绿色表示的数字位流。
当图 3-1 中绿色调制器位流的每个位生成时,它会通过数字滤波器传播以求平均值并进行抽取。在定义明确的时钟周期后,会生成高分辨率输出。图 3-2 使用简化模型概括介绍了 Δ-Σ ADC 数字滤波器行为。
图 3-2 中的模型具有 N 级,每级都一个紫色的延迟块 (DBX) 和一个橙色的乘法器组成,而蓝色的求和点会聚合所有级中的信息来生成经过滤波和抽取的输出。当绿色位流的每个位进入滤波器时,它会一次通过延迟块一个调制器时钟周期 (tMOD = 1 / fMOD)。仅当序列中的第一个位到达最后一个延迟块时,数字滤波器才会生成经过滤波和抽取的蓝色输出。假设 ADC 会连续进行采样,此序列会在后续 tMOD 周期期间重新开始,并在 N 个 tMOD 周期过后生成下一个输出。因此,当数字滤波器具有 N 个延迟块和抽取率 N 时,转换周期 tCP 可以通过方程式 1 计算得出:
方程式 1 和图 3-2 中的变量 N 通常是指过采样率 (OSR)。OSR 决定了一个转换周期内会对多少个样本一起求平均值。如方程式 1 所示,N (OSR) 的值越大,生成输出所需的时间就越长。不过,N (OSR) 值越大,由于会进行额外的求平均值,因此噪声通常会越小。
作为此行为的一个示例,图 3-3 显示了如何将图 3-1 中的红色调制器时钟和绿色位流施加于图 3-2 中的数字滤波器模型。在本例中,数字滤波器具有四个延迟块 (N = 4),位流的前四个位具有任意值 1011b。
如图 3-3 中第四个调制器周期所示,tCP = 4 ∙ tMOD,这就是位流到达本例中最后一个延迟块所需的时间。因此,数字滤波器的延迟块数量是导致 Δ-Σ ADC 转换延迟的主要因素。下一节对此主题进行了展开,使用图 3-2 中的数字滤波器模型分析了 Δ-Σ ADC 中常用的各种不同类型的低延迟滤波器,以及这些滤波器对模拟输入信号的响应情况。
本文并不对 Δ-Σ ADC 调制器操作和数字滤波器设计做进一步讨论。有关更多信息,请参阅 Δ-Σ ADC 中的数字滤波器类型 应用手册和 TI 高精度实验室 - ADC 内容。