1 简介

图 1-1 展示了 DBSRC 拓扑的原理图，其中所有的有源功率器件均通过单相移控制进行调制。在这种调制方案下，同一桥臂内的互补开关（例如 Q1 和 Q2）以 50% 的占空比运行，而初级和次级桥臂内的器件（Q1 和 Q3）之间引入了受控的相移时间。在此基线操作分析中，死区时间的影响忽略不计。

图 1-1 DBSRC 拓扑

为了有效实现有源器件的零电压开关 (ZVS)，在导通之前必须有足够的负通道电流流过该开关，从而释放存储在其寄生结电容中的能量，直到漏源电压降至零。图 1-2 显示了 DBSRC 的运行波形，包括初级侧和次级侧桥臂电压 VA 和 VB，以及谐振电感器电流 i_res。以 Q3 的 ZVS 过程为例：在 Q3 导通之前，开关 Q1 和 Q4 已导通。由于在谐振电感器两端施加了正压降，因此 i_res 从负值转换为正值。在此阶段，如果配套次级侧开关关断，则次级侧电流会通过 Q3 的反并联二极管或体二极管分流，从而强制结电容完全放电。一旦该电容的电压降至 0V，Q3 便会在零电压条件下导通，从而确保软开关转换。其余有源功率器件的 ZVS 机制遵循完全相同的工作顺序。

图 1-2 运行波形和时域分析

将 Q3 的导通时刻定义为 t0，电流过零时刻定义为 t1，并将 Q3 的再次导通时刻定义为 t2，则从 t0 到 t2 的间隔表示相移持续时间，记为 θ。保证在有源功率器件导通之前有足够的负边界电流流过相应的器件，从而确保寄生结电容完全放电，以实现不受影响的 ZVS 控制。