ZHDA044 January   2026 DAC161P997 , DAC161S997 , DAC7750 , DAC7760 , DAC8740H , DAC8741H , DAC8742H , DAC8750 , DAC8760 , DAC8771 , DAC8775 , DAC8830

 

  1.   1
  2.   2
  3.   商标

设计目标

电源电压 HART® 信号输入电压 HART® 信号输出电压 推荐器件
3.3V 120mVPP–1.5VPP

（500mVPP 标称电压）

 460mVPP 标称电压 DAC8740H

目标

使用 DAC8740H 可寻址远程传感器高速通道 (HART®) 调制解调器替代竞争调制解调器器件。

设计说明

当使用 DAC8740H 替代同类竞争 HART 调制解调器时，该器件周围元件的选型非常重要。即使竞争 HART 调制解调器与 DAC8740H 引脚对引脚兼容，也需要对调制解调器周围的电阻器和电容器进行更改才能通过某些 HART 测试。本模拟工程师电路手册介绍了设置 DAC8740H 时需要进行的电路更改，以通过重要 HART 物理层测试。DAC8740H 是该电路中的调制解调器，适用于现场变送器和可编程逻辑控制器 (PLC) 等支持 HART 的器件。


DAC8740H

设计说明

  1. DAC8740H 使用的电源引脚、基准引脚和内部 LDO 引脚上需要要去耦电容器。AVDD 和 IOVDD 引脚各自使用 0.1µF 最小电容。内部基准 REF 引脚处需要 0.1µF 电容,内部 LDO 在 REG_CAP 处需要一个 1µF 电容器。
  2. 在该电路中，内部振荡器设置器件的时序。如果使用晶体振荡器，请查看 DAC874xH HART®和 FOUNDATION™ 现场总线和 PROFIBUS® PA 调制解调器数据表，以了解器件设置和电路更改。
  3. REF 引脚上的内部基准电压为 1.5V，通过连接高电平的 REF_EN 引脚启用。

  4. 下图显示了 DAC8740H HART 调制器的输出信号路径。

    DAC8740H
  5. DAC8740H 数据表显示了一个 22nF 的 HART 输出并联电容器。将该值作为范围的上限值，且、首选值为 10nF。对于 HART 信号的直通电容，数据表显示了一个 4700pF 电容器。将该值视为电容的下限。1µF 或更大的值可用作输出将 HART 信号插入环路。
  6. 当使用外部滤波器接收 HART 信号时，在 HART 输入与 MOD_INF 引脚之间布置一个由无源器件构成的带通滤波器。下图显示了该带通滤波器。请使用 X7R 或 NP0 电容器，因为容差、漂移和电压系数会改变滤波器的频率响应。DAC8740H MOD_INF 输入设置为与其他竞争器件不同的直流电平。此处，分压器包括 REF 引脚使用 1MΩ 和 1.5MΩ 电阻器获得的不同电阻比。
    DAC8740H
    下图展示了此 HART 模式外部带通滤波器的频率响应。
    DAC8740H
  7. 如果外部带通滤波器的分压器分压比没有改变（如 6 中所述），仍然可以正确接收信号。但是，如果存在噪声，HART 通信可能会失败。

    对于物理层测试，HART 器件必须通过噪声灵敏度等级测试。在这些测试中，会在不同的频率振幅下产生正弦干扰噪声。HART 器件必须在抑制正弦噪声的同时，检测和解码使用移频键控 (FSK) 正弦信号发送的 HART 传输内容。下表介绍了 HART 器件必须抑制的不同干扰噪声。

    HART® 噪声灵敏度等级测试
    干扰幅度规格 波形 频率
    (Hz)    		 HART® 信号幅度值 (mVPP)
    55mVPP 正弦 1700 175
    220mVPP 正弦 250 175
    880mVPP 正弦 125 175
    3.52VPP 正弦 63 175
    16VPP 正弦 29 175

    根据之前的测试，如果电阻分压器未设置为建议值（1MΩ 和 1.5MΩ），则低频、高压干扰信号更有可能失败。880mVPP (125Hz)、3.52VPP (63Hz) 和 16VPP (29Hz) 的噪声信号可能会干扰 HART 传输。

  8. 用 DAC8740H 替代 HART 调制解调器后，运行一整套 HART 测试。这些测试包括 FSK 物理层测试，涵盖波形特性、信号完整性和幅度、载波检测、器件输入和输出阻抗以及存在噪声时的性能。其他 HART 测试包括数据链路层测试 (DLL)、通用命令测试 (UAL) 和常见做法命令测试 (CAL)。这些测试验证协议时序、通信信令并检查应用层命令响应。

HART® 时序

即使进行前文所述的原理图变更，仍然可能存在时序差异，对运行造成干扰。查看下表中 DAC8740H 的 HART 模式时序。

HART® 时序模式
参数 说明 最小值 最大值 单位
tcstart 载波启动时间。从 RTS 下降沿到发送载波达到第一个峰值的时间。 5 位验时间
tcstop 载波停止时间。从 RTS 上升沿到发送载波幅度降至低于接收幅度的时间。 3 位验时间
tcdecay 载波衰减时间。从 RTS 上升沿到载波幅度降至零的时间。 6 位验时间
tcdeton 载波检测开启。从接收路径上的有效载波到 CD 上升沿的时间。 6 位验时间
tcdetoff1 载波检测关闭。从接收路径上的有效载波移除到 CD 下降沿的时间。 3 ms
tcdetoff2 存在恒定有效接收载波的情况下，从发送模式转换到接收模式时，载波检测开启。 2.1 ms

HART 信号的时序以位时间或毫秒为单位进行描述。对于 HART 信号，传输速率为 1200 波特。这意味着每个位时间为 833µs。上表中的时序描述了 DAC8740H 启动或停止传输的最长时间，或该器件开始或停止检测来自另一个器件的载波 HART 信号的最长时间。

以下示波器图显示了上表中描述的 HART 时序参数。首先，DAC8740H 使用请求发送 (RTS) 信号启动传输。当 RTS 信号变为低电平时，HART 正弦波出现在 MOD_OUT 引脚上。以下示波器图显示了基于 RTS 输入的传输启动和停止的时序。第一幅图显示了基于 RTS 转换为低电平的 MOD_OUT 的典型载波启动时间 (tcstart)。

DAC8740H

载波停止时间 (tcstop) 是传输信号降至 80mVPP 最小可接收 HART 信号电平以下所需的时间。同样，载波衰减时间 (tcdecay) 是 HART 信号从最小可接收 HART 信号电平降至最大噪声幅度 6.16mVPP 所需的时间。第二幅图显示了两者的时间，基于 RTS 上升至 MOD_OUT 完成。虽然该图没有专门显示确切的时序，但该图显示器件符合规格。


DAC8740H

DAC8740H 使用载波检测 (CD) 信号来显示在 MOD_INF（如果使用了内部滤波器，则为 MOD_IN）上检测到 HART 信号。以下示波器图显示了基于 MOD_INF 或 MOD_IN 上的信号，典型的 CD 启动和停止传输时序。第一幅图显示了典型的载波检测开启 (tcdeton) 时间，其中当检测到 HART 信号时 CD 会上升。


DAC8740H

该最后一幅图显示了载波检测关闭 (tcdetoff1) 时间，其中当 HART 信号完成让 DAC8740H 载波检测停止时 CD 会下降。

DAC8740H

HART 时序模式表的最后一行是从发送模式转换到接收模式时的载波检测时序 (tcdetoff2)。RTS 完成后，使用该最小值检测是否存在来自另一个变送器的 HART 信号。

在大多数情况下，用 DAC8740H 替代竞争器件不需要对栈时序进行任何更改。但是，如果测试存在问题，则可以检查时序差异。

器件兼容性

DAC8740H 器件旨在耦合不同 HART 变送器产品中 MOD_OUT 上的信号。DAC8760、DAC7760、DAC8771、DAC8775、DAC161S997 等器件和 DAC161P997 都具有专用 HART 输入引脚，这些引脚可以将 HART 信号耦合到 DAC 输出。要将 HART 信号耦合到上面列出的任何 DAC 的输出，请查看相应器件的数据表。

此外，即使 DAC 没有专用 HART 输入引脚，也可以使用 DAC8740H 使环路供电的 4-20mA 现场变送器支持 HART。DAC8830 和 DAC8740H 在采用 HART 调制解调器的高精度环路供电 4mA 至 20mA 现场变送器参考设计中作为支持 HART 的变送器一起显示。此拓扑可用于通过来自任何通用电压输出 DAC 的 HART 信令创建的环路变送器。

有关 HART 协议的详细信息，请参阅 HART 协议基本指南。有关 HART 兼容型 DAC 器件和 HART 协议测试的信息也可在以下文档中找到：

设计参考资料

有关 TI 综合电路库的信息，请参阅模拟工程师电路说明书。

其他资源

如需 TI 工程师提供直接支持，请登陆 TI E2E™ 社区：

e2e.ti.com