电源设计人员忙得不可开交。他们不仅需要持续满足不断增长的功率级别，还需要找到创造性的方法来不断提高电源的效率和功率密度。在高压条件下，这些挑战变得更加突出。

在高压系统中实现高效的电源转换需要深入了解高压元件、电气和磁电路建模技术，理解功能隔离或安全隔离的绝缘要求，具备电磁兼容性、电源转换器控制技术等方面的专业知识。

简化高压电源设计是一项具有挑战性的任务，但并非无法实现。

随着全球电气化趋势持续增强，在更高功率等级下进行高效能量传输成为当今电力电子系统的一项重要考量。电阻损耗 (I²R) 是限制电源提供有效功率的核心因素。为了提高系统效率，增加输电电压可降低相同功率水平所需的电流，并有助于更大限度地减少热损耗。

当今电力网络广泛应用的几个高压系统示例包括：住宅交流配电电源系统、电信和服务器电源系统、可再生能源系统中的直流微电网、储能系统以及电动汽车 (EV) 车载和非车载充电器。例如，EV 电池目前为 400V，但越来越趋向于 800V，以便能向牵引逆变器传输更高的瞬时功率，从而改善加速性能。

尽管在更高的电压下运行可提高电源转换系统效率，但适当的电隔离和绝缘对于确保操作人员的安全至关重要。此外，闭环系统通常需要跨隔离边界进行信号通信。再加上拓扑选择、磁电路设计、电磁干扰注意事项、工作模式、热管理以及布局和控制优化，您在进行高压系统设计时，会遇到一些重大挑战。总体而言，三个关键方面的创新（元件创新、拓扑创新和系统级创新）将提高高压电源转换系统的效率和密度，同时简化设计。

碳化硅 (SiC) MOSFET 或氮化镓 (GaN) FET 等宽带隙 FET 不仅可以替代硅 MOSFET，而且效率更高。在与硅 MOSFET 相同的电压电平下，宽带隙 FET 具有极低甚至没有反向恢复电荷 (Q_rr)，并具有较低的导通电阻，如图 1 所示。

此外，宽带隙 FET 的几乎所有其他寄生效应（包括栅极电荷 (Q_g) 和输出电容 (C_oss) 都比硅 MOSFET 弱很多，因此开关速度很快：转换率超过 150V/ns，而超结硅 MOSFET 的转换率小于 80V/ns。开关速度越快，电源开关的开通或关断所需的时间就越短，开关损耗也更低。

鉴于宽带隙器件的电气特性及其实现的性能，切换到宽带隙技术需要经过深思熟虑和精心挑选配套元件，这会带来与使用硅器件进行设计完全不同的一系列挑战。为了进一步更大限度地减少开关损耗，宽带隙 FET 需要能够对栅极电容快速充电和放电的合适栅极驱动器，因为传统的硅 MOSFET 栅极驱动器可能无法在宽带隙设计中提供适当的电压调节或无法处理高共模电压瞬态。

如图 2 所示，发生开关事件时，开关节点上的电压变化将产生流过驱动器寄生电容的电流。如果驱动器没有足够的共模瞬态抗扰度 (CMTI)，共模电流可能导致栅极驱动器故障，如图 3 所示。

为了应对栅极驱动器的挑战和 CMTI 问题，工程师可以使用具有米勒钳位、高 CMTI 等级和可调转换率特性的新栅极驱动器，用于避免击穿或栅极驱动器故障。TI 的 UCC5880-Q1 增强型隔离式栅极驱动器具有高达 20A 的实时可变栅极驱动强度，这一特性可让您提高功率密度、降低系统设计复杂性和成本，同时实现您的安全和性能目标。TI 的 300kW 直流/交流高功率、高性能汽车 SiC 牵引逆变器参考设计展示了如何通过调整不同负载条件下的驱动速度，在效率和文中所述诸多挑战之间达到平衡。

开关速度越快意味着开关损耗越低，但也会导致不必要的电压振铃和共模噪声问题。图 4 展示了具有分立式栅极驱动器的 GaN FET。不仅两个器件本身存在寄生电感，还有连接覆铜的印刷电路板 (PCB) 布线电感。驱动环路上的总电感会减慢 GaN FET V_DS 转换，从而限制 GaN FET 可以减少的开关损耗。这就是为什么 TI GaN FET（如 LMG3526R030）（请参阅图 5）在同一封装中集成了栅极驱动器的原因。集成栅极驱动器后，将不会有 PCB 电感（L_{g_pcb} 和 L_{s_pcb}）。另外，为栅极驱动环路建立了开尔文源极连接（更大限度地减少 L_cs）；因此，TI GaN FET 可以在高瞬态电压下进行开关，从而更大限度地减少开关损耗。

在当今的高压系统中，磁性元件在整体电源转换级中占据很大一部分。要减小磁性元件的尺寸，必须提高工作频率。接下来需要专用数字控制来管理高压系统的各种高性能要求。这些控制器需要实时运行，精确测量系统参数（如电压、电流和温度）；应用控制算法计算输出命令；支持提高功率密度所需的高频率。实时控制的关键是尽可能缩短检测、处理和控制功能之间的时间。更好的实时信号链性能可实现更快的瞬态响应、更稳定和更精确的功率转换以及更高的功率密度。

实时控制中的一个挑战是极限环振荡，这是指脉宽调制 (PWM) 输出无法物理收敛于控制律的数学解。这会导致 PWM 输出围绕实解振荡，从而导致控制系统不稳定。微控制器 (MCU)（例如 TI 的 C2000™ 实时 MCU）上的高分辨率 PWM (HRPWM) 模块能够以 150ps 的增量调制 PWM 边沿。这比基于系统时钟速率的传统 PWM 产生技术提高了 60 倍（参阅图 6），可实现更高精度的 PWM 边沿。一对互补的波形的周期、相位以及插入的死区时间都有助于实现这种高分辨率技术。

另一个实时控制难题是在三级逆变器拓扑中需要独特的故障保护。对于三级逆变器，您必须保持正确的关闭顺序，以免损坏 FET，而不是在两级逆变器中立即同时关闭所有 FET。过去，一些设计人员使用外部硬件电路（例如现场可编程门阵列 (FPGA) 或复杂可编程逻辑器件 (CPLD)）来实现这种级别的保护，但这些电路会增加系统成本和开发工作量。

为了解决这个问题，C2000 可配置逻辑块提供了一种通过软件在芯片内部创建自定义逻辑的机制，可以更简单地替代由外部 FPGA 或 CPLD 实现的功能，并且有助于减少系统成本和开发工作量。

宽带隙器件理论上有助于极大地提高效率和功率密度。如果不采用隔离式栅极驱动器和数字控制器等其他元件创新，您将无法在设计中完全实现效率提升。

除了元件级创新外，拓扑创新也可以帮助您简化高压系统中的电源转换。交流/直流整流器很好地展示了宽带隙技术如何改善常见拓扑，从而提高功率密度并减轻设计重量。一直以来，工程师使用桥式二极管整流器和电容器将交流电压整流为直流电压，如图 7 所示。

此类整流器的功率因数通常小于 0.5，具体取决于输出电容器和负载的总阻抗。这无法实现节能，因为这样的设计会产生太多无用功率（无功功率）。

为了解决低功率因数问题，工程师们提出了有源功率因数校正 (PFC) 电路方案。图 8 显示了升压 PFC 电路，该电路通常接受通用交流电压（90V_AC 至 264V_AC），并在输出端将电压提升到 400V 稳定电压。通过输入电压检测，此控制器可调节电感器电流以遵循交流正弦形状，几乎可实现单位功率因数 (0.99)。

这种类型的升压 PFC 整流器能够通过超结硅 MOSFET 和 SiC 二极管实现非常高的效率 (>98%)。

升压 PFC 整流器中的全桥二极管整流器在千瓦级高压系统中的损耗占总体效率损失的 1% 以上。例如，在 2kW 整流器中，全桥二极管整流器上的损耗预计会超过 20W。很难从单个器件消除 20W 的损耗。为了减少全桥二极管整流器上的损耗，图 9 中所示的图腾柱无桥 PFC 提供了一个很好的替代方案。由于升压转换器集成了整流器功能，并且只有两个额外的 MOSFET（而不是四个二极管），因此总整流器损耗（使用两个低频 FET）远低于原始桥式整流器示例。

连续导通模式 (CCM) 图腾柱无桥 PFC 是硬开关转换器，广泛应用于高压整流器。因此，如果将硅 MOSFET 应用于图腾柱无桥 PFC，硅 MOSFET 将会因 Q_rr 而受到高开关损耗的影响。如图 10 所示，在左上方 MOSFET 体二极管电流传导后，Q_rr 将产生反向恢复电流，以便在左半桥的死区时间内为左下方的 MOSFET C_oss 充电。一旦左下方 MOSFET 导通，Q_rr 感应能量将消散到左下方 MOSFET 中。与 Q_rr 相关的损耗会降低全桥二极管整流器上的损耗。

宽带隙 FET 的存在很大程度上有助于解决新型图腾柱无桥 PFC 拓扑中与 Q_rr 相关的损耗问题。SiC MOSFET 可以在相同导通电阻电平下实现比超结 MOSFET 小 20 倍的 Q_rr，而 GaN FET 可以实现零 Q_rr。在整流器示例中融合元件和拓扑创新（换句话说，将宽带隙 FET 与图腾柱无桥 PFC 结合使用）时，您可以实现超过 99% 的效率（效率提升 >1%），从而在您的设计中实现更高的功率密度和更轻的重量。

当今的元件和拓扑创新技术可使电源转换系统实现超高效率。与传统的集中式交流电网系统相比，新兴的直流电网系统提供了一种更简单、更高效且更可靠的高压解决方案。例如，光伏 (PV) 电力系统只需一个从 PV 面板到 120V 或 240V 交流电网的电源转换级。分布式直流电网系统可以极大地简化高压电源转换并提高系统可用性和可靠性。

除了系统架构创新，控制系统创新是简化和改进高压电源转换系统的另一种方法。我们继续以 PFC 为例。在涉及交流的大功率应用中，CCM PFC 应该是理想选择，因为它允许较低的电感器纹波电流；因此，您需要较小的差分电磁干扰 (EMI) 滤波器。与 CCM PFC 相比，临界导通模式 (CRM) PFC 的 PFC 电感器电流始终从零甚至负值开始，电感值更小，这可以实现更低的开关损耗和更高的效率，因为导通瞬间的电源开关电流几乎为零。但是，在提供相同功率时，电感器电流纹波将远大于 CCM PFC，这会使得 EMI 滤波器设计变得困难。

在效率和差分 EMI 噪声水平之间实现良好平衡的第三种方案是多模式运行 - 在每个交流周期中组合使用 CCM 和 CRM 运行模式。在多模式运行中，PFC 电感器电感应小于 CCM 运行中使用的 PFC 电感器，但大于 CRM 运行中使用的 PFC 电感器，以允许 PFC 在一个交流周期内同时具有 CCM 和 CRM 运行模式。图 11 展示了这三种模式下的纹波电流包络。

图 12 显示了采用相同规格的多模式 PFC 和 CRM PFC（假设可保证零电压开关）之间的损耗比较。多模式 PFC 设计具有一个工作频率范围为 60kHz 至 250kHz 的 150µH PFC 电感器，而 CRM PFC 设计具有一个工作频率范围为 75kHz 至 750kHz 的 25µH PFC 电感器。因此，CRM PFC 可在半负载条件下以更高的工作频率和更小的电感器将 FET 损耗降低 40% 以上。这表明了高效高压电源转换系统应趋向于采用软开关拓扑。

工程师可以通过将 PFC 电感器拆分为两个元件来解决 EMI 滤波器设计难题：电感较高的电感器 (L_g) 连接到交流电源，电感较低的电感器 (L_b) 与电容器串联并与功率级并联放置，如图 13 所示。拆分电感器设置的理念是允许较大的交流纹波电流流经串联电感器和电容器（较低的总阻抗），并尽可能减小 L_b（较高阻抗）和交流电源上的电流纹波。由于差模噪声较低，因此 EMI 滤波器设计变得更简单。

尽管修改后的软开关 CRM PFC 确实使您可以克服 EMI 滤波器设计难题，但 CRM PFC 本身需要额外的检测和控制工作来确定 PFC 有源开关导通时序，从而确保软开关。一种选择是添加电流检测器件（例如电流互感器）来检测零电流点，这样您就可以根据 FET C_oss 计算有源 FET 导通时序。检测和控制系统中的传播延迟和元件容差将导致有源 FET 导通时序误差。由于该控制方案需要逐周期检测和控制，因此您应该需要更高的 MCU 资源使用量。

另一种方法是根据输入和输出电压检测结果以及 PFC 电感和 FET C_oss 计算所需的 FET 导通和关断时间。然后，您可以使用 FET 漏源电压检测来确定是否实现了软开关。如果在栅极信号变为高电平之前漏源电压不变为负值，则意味着 FET 处于硬开关状态。

以图 13 所示的 FET 为例，延长 HFFET_HS 导通时间允许更多负电流将 HFFET_LS C_oss 放电，从而实现软开关。如果在栅极信号变为高电平之前漏源电压变为负值，则意味着 FET 已处于软开关状态。缩短 HFFET_HS 的导通时间将更大限度地减小均方根电流，从而提高效率。这样，FET 导通时间不再在每个周期更新，而是仅在没有发生软开关时进行调整，从而节省了大量 MCU 资源。

将所需的软开关检测电路与 FET 集成可以进一步简化系统。如图 5 所示，LMG3526R030 器件在一个封装中集成了 GaN FET、驱动器、保护功能和 FET 漏源电压检测功能。只要 GaN FET 在通道导通之前处于第三象限导通状态，LMG3526R030 就会发送一个零电压检测脉冲来指示软开关。

图 14 所示为具有和不具有第三象限导通的 LMG3526R030 示例波形。

使用 LMG3526R030 中的零电压检测功能，变频、ZVS、5kW、基于 GaN 的两相图腾柱 PFC 参考设计通过结合元件、拓扑和控制系统创新技术，展示了 99.1% 以上的峰值效率。

如今，设计高压电源转换系统比十年前容易得多，但新技术的出现，也带来了新的挑战。单一的突破并不会为我们带来革命性的高压系统 – 设计的每个部分都必须共同演变，才能帮助工程师更大限度地提高高压系统的效率、功率密度和性能。

TI 的高压电源转换技术涵盖 GaN IC、隔离式栅极驱动器、隔离式直流/直流转换器和模块以及 C2000 实时微控制器，可利用元件、拓扑和系统级创新来简化高效、高功率密度、高压电源转换系统的设计。要了解有关 TI 高压技术的更多信息，请访问 TI.com/highvoltage。

• 氮化镓 (GaN) IC
• 隔离式栅极驱动器
• 隔离式直流/直流转换器和模块
• C2000 实时微控制器