ZHCSYY8 September   2025 LM5125A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  器件配置（CFG0 引脚、 CFG1 引脚、CFG2 引脚）
      2. 6.3.2  器件和相位启用/禁用（UVLO/EN、EN2）
      3. 6.3.3  双器件运行
      4. 6.3.4  开关频率和同步 (SYNCIN)
      5. 6.3.5  双随机展频 (DRSS)
      6. 6.3.6  运行模式（BYPASS、DEM、FPWM）
      7. 6.3.7  VCC 稳压器，BIAS（BIAS 引脚、VCC 引脚）
      8. 6.3.8  软启动（SS 引脚）
      9. 6.3.9  VOUT 编程（VOUT、ATRK、DTRK）
      10. 6.3.10 保护功能
        1. 6.3.10.1 VOUT 过压保护 (OVP)
        2. 6.3.10.2 热关断 (TSD)
      11. 6.3.11 电源正常状态指示器（PGOOD 引脚）
      12. 6.3.12 斜率补偿（CSP1、CSP2、CSN1、CSN2）
      13. 6.3.13 电流检测设置和开关峰值电流限制（CSP1、CSP2、CSN1、CSN2）
      14. 6.3.14 输入电流限制和监测（ILIM、IMON、DLY）
      15. 6.3.15 最大占空比和最小可控导通时间限制
      16. 6.3.16 信号抗尖峰脉冲概述
      17. 6.3.17 MOSFET 驱动器、集成式自举二极管和断续模式故障保护（LOx、HOx、HBx 引脚）
    4. 6.4 器件功能模式
      1. 6.4.1 关断状态
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 反馈补偿
      2. 7.1.2 非同步应用
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1  确定相位总数
        2. 7.2.2.2  确定占空比
        3. 7.2.2.3  定时电阻器 RT
        4. 7.2.2.4  电感器选型 Lm
        5. 7.2.2.5  电流检测电阻器 (RCS)
        6. 7.2.2.6  电流检测滤波器 RCSFP、RCSFN、CCS
        7. 7.2.2.7  低侧电源开关 QL
        8. 7.2.2.8  高侧电源开关 QH
        9. 7.2.2.9  缓冲组件
        10. 7.2.2.10 Vout 编程
        11. 7.2.2.11 输入电流限制 (ILIM/IMON)
        12. 7.2.2.12 UVLO 分压器
        13. 7.2.2.13 软启动
        14. 7.2.2.14 CFG 设置
        15. 7.2.2.15 输出电容器 Cout
        16. 7.2.2.16 输入电容器 Cin
        17. 7.2.2.17 自举电容器
        18. 7.2.2.18 VCC 电容器 CVCC
        19. 7.2.2.19 BIAS 电容器
        20. 7.2.2.20 VOUT 电容器
        21. 7.2.2.21 环路补偿
      3. 7.2.3 应用曲线
        1. 7.2.3.1 效率
        2. 7.2.3.2 稳态波形
        3. 7.2.3.3 阶跃负载响应
        4. 7.2.3.4 同步操作
        5. 7.2.3.5 交流环路响应曲线
        6. 7.2.3.6 热性能
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.2.14 CFG 设置

CFG0 是根据死区时间以及打开或关闭 ATRK/DTRK 引脚 20μA 电流源来选择的，具体请参阅 CFG0 引脚设置 (LM5125Q1)。

此处选择了 50ns 死区时间和打开 20μA 电流源。为 CFG0 选择了级别 3 (1.3kΩ)。

CFG1 是根据 OVP、DRSS、峰值电流限制锁存和 PGOOD OVP 启用来选择的。

此处选择了 50V OVP（OVP 位 0）、DRSS 关闭、ICL_latch 禁用和 PGOOD OVP 禁用。为 CFG1 选择了级别 10 (10.5kΩ)。

CFG2 的选择需考虑 OVP、SYNCIN 和时钟抖动，请参阅 CFG2 引脚设置 (CFG2_7_LVL = 0)、LM5125Q1 CFG2 引脚设置 (CFG2_7_LVL = 1)、LM5125A-Q1。

此处选择了 50V OVP（OVP 位 1）、禁用 SYNCIN 以及根据 CFG1 设置的 DRSS。为 CFG2 选择了级别 1 (0Ω)。