ZHCSYS0A August   2025  – October 2025 ADC34RF72

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 输入带宽
        2. 7.3.1.2 后台校准
      2. 7.3.2 采样时钟输入
      3. 7.3.3 SYSREF
        1. 7.3.3.1 SYSREF 监测器
      4. 7.3.4 ADC 断电模式
      5. 7.3.5 数字信号处理器 (DSP) 特性
        1. 7.3.5.1 DSP 输入多路复用器
        2. 7.3.5.2 小数延迟
        3. 7.3.5.3 可实现均衡的可编程 FIR 滤波器
        4. 7.3.5.4 DSP 输出多路复用器
        5. 7.3.5.5 数字下变频器 (DDC)
          1. 7.3.5.5.1 抽取滤波器输入
          2. 7.3.5.5.2 抽取模式
          3. 7.3.5.5.3 抽取滤波器响应
          4. 7.3.5.5.4 数控振荡器 (NCO)
            1. 7.3.5.5.4.1 NCO 更新
            2. 7.3.5.5.4.2 NCO 复位
      6. 7.3.6 数字输出接口
        1. 7.3.6.1 JESD204B/C 接口
          1. 7.3.6.1.1 JESD204B 初始通道对齐 (ILA)
          2. 7.3.6.1.2 SYNC 信号
          3. 7.3.6.1.3 JESD204B/C 帧元件
          4. 7.3.6.1.4 旁路模式下的 JESD204B/C 帧组件
          5. 7.3.6.1.5 具有实数抽取功能的 JESD204B/C 帧组件
          6. 7.3.6.1.6 具有复数抽取功能的 JESD204B,C 帧组件
        2. 7.3.6.2 JESD 输出基准时钟
    4. 7.4 器件功能模式
      1. 7.4.1 器件运行模式比较
    5. 7.5 编程
      1. 7.5.1 GPIO 控制
      2. 7.5.2 SPI 寄存器写入
      3. 7.5.3 SPI 寄存器读取
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用：频谱分析仪
      1. 8.2.1 设计要求
        1. 8.2.1.1 输入信号路径：宽带接收器
        2. 8.2.1.2 时钟
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 采样时钟要求
      3. 8.2.3 应用性能曲线图
    3. 8.3 典型应用：时间域数字转换器
      1. 8.3.1 设计要求
        1. 8.3.1.1 输入信号路径：时间域数字转换器
      2. 8.3.2 应用性能曲线图
    4. 8.4 初始化设置
    5. 8.5 电源相关建议
    6. 8.6 布局
      1. 8.6.1 布局指南
      2. 8.6.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
      2. 9.1.2 第三方产品免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.8 时序要求

最大值和最小值是在自然通风工作温度范围和标称电源电压范围内指定的。除非另有说明，否则典型值是在 TA = 25°C、ADC 采样率 = 1.5GSPS、DDC 旁路模式、50% 时钟占空比、标称电源电压和 –1dBFS 差分输入条件下指定。
参数 测试条件 最小值 标称值 最大值 单位
ADC 时序规格
TAD 孔径延迟 0.15 ns
孔径延迟变化 0.05 ns
TA 孔径抖动 40 fs
CER 误码率 1e-15 错误/样本
唤醒时间 快速断电（JESD 保持活动状态）后数据有效的时间（数据表值的 SNR 在 2dB 以内） 5 us
延时：tPD + tADC
tPD 传播延迟 1 ns
tADC 从采样瞬间到 JESD 输出的 ADC 延时 DDC 旁路、LMFS = 8411 524 ADC 时钟周期
串行编程接口（SCLK、SEN、SDIO）- 输入
fCLK(SCLK) 串行时钟频率 1 50 MHz
tS(SEN) SEN 到 SCLK 的上升沿 10 ns
tH(SEN) 通过 SCLK 上升沿进行 SEN 10 ns
tSU(SDIO) SDIO 到 SCLK 的上升沿 10 ns
tH(SDIO) 通过 SCLK 上升沿进行 SDIO 10 ns
串行编程接口（SDIO、SDOUT）- 输出
t(OZD) SDIO 三态到被驱动 10 ns
t(ODZ) SDIO 数据到三态 14 ns
t(OD) 从 SCLK 的下降沿到 SDIO 有效 10 ns
时序：SYSREFP/N
ts(SYSREF) 建立时间，SYSREFP/N 有效至 CLKP/N 上升沿 50 ps
th(SYSREF) 保持时间，SYSREFP/N 有效至 CLKP/N 上升沿 50 ps
CML 串行器/解串器输出：STX[0..7]P/N
fSerdes 串行器/解串器比特率 4.0 24.75 Gbps
RJ 随机抖动 0.45 ps
DJ 确定性抖动 12.5 ps
TJ 总抖动、峰峰值 19.7 ps