ZHCSYC5 May   2025 SN74LVC595A-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 时序特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 推挽式输出
      2. 7.3.2 平衡 CMOS 三态输出
      3. 7.3.3 标准 CMOS 输入
      4. 7.3.4 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 机械数据

3 说明

SN74LVC595A-Q1 器件包含对 8 位 D 类存储寄存器进行馈送的 8 位串行输入、并行输出移位寄存器。存储寄存器具有并行三态输出。移位寄存器和存储寄存器各自具备独立时钟。移位寄存器具有直接覆盖清除 (SRCLR) 输入以及用于级联结构的串行 (SER) 输入和串行输出。当输出使能端 (OE) 输入为高电平时，所有输出（QH′ 除外）均处于高阻抗状态。

封装信息
器件型号 封装(1) 封装尺寸(2) 本体尺寸(3)
SN74LVC595A-Q1 BQB（WQFN，16） 3.5mm × 2.5mm 3.5mm × 2.5mm
PW（TSSOP，16） 5.00mm × 6.4mm 5.00mm × 4.4mm
(1) 如需了解更多信息，请参阅机械、封装和可订购信息。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 x 宽）为标称值，不包括引脚。
SN74LVC595A-Q1 逻辑图（正逻辑）逻辑图（正逻辑）