ZHCSXQ4H December   1999  – January 2025 SN74LV221A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1  绝对最大额定值
    2. 4.2  ESD 等级
    3. 4.3  建议运行条件
    4. 4.4  热性能信息
    5. 4.5  电气特性
    6. 4.6  时序要求，VCC = 2.5V ± 0.2V
    7. 4.7  时序要求，VCC = 3.3V ± 0.3V
    8. 4.8  时序要求，VCC = 5V ± 0.5V
    9. 4.9  开关特性，VCC = 2.5V ± 0.2V
    10. 4.10 开关特性，VCC = 3.3V ± 0.3V
    11. 4.11 开关特性，VCC = 5V ± 0.5V
    12. 4.12 工作特性
    13. 4.13 输入/输出时序图
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 使用注意事项
      2. 7.1.2 断电注意事项
      3. 7.1.3 输出脉冲持续时间
    2. 7.2 电源相关建议
    3. 7.3 布局
      1. 7.3.1 布局指南
      2. 7.3.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.3 器件功能模式

表 6-1 功能表（每个多谐振荡器）
输入 输出 功能
CLR A B Q Q
L X X L H 复位
H H X L H 抑制
H X L L H 抑制
H L ↑
SN74LV221A
SN74LV221A
输出已启用
H ↓ H
SN74LV221A
SN74LV221A
输出已启用
↑(1) L H
SN74LV221A
SN74LV221A
输出已启用
(1) 仅当与非门电路形成的锁存器输出在 CLR 变为高电平以前已经达到逻辑 1 状态情况下，这一条件才会成立。CLR 处于非活动状态（高电平）时，可通过将 A 调整为高电平或将 B 调整为低电平的方式，调节锁存器。