ZHCSXJ7C December   2024  – July 2025 ADC3548 , ADC3549

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3548 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3549 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性 - ADC3548 (250MSPS)
    11. 6.11 典型特性 - ADC3549 (500MSPS)
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
        1. 8.3.2.1 多芯片同步
        2. 8.3.2.2 SYSREF 监测器
      3. 8.3.3 时间戳
      4. 8.3.4 超范围
      5. 8.3.5 外部电压基准
      6. 8.3.6 数字增益
      7. 8.3.7 抽取滤波器
        1. 8.3.7.1 不同的抽取率
        2. 8.3.7.2 抽取滤波器响应
        3. 8.3.7.3 抽取滤波器配置
        4. 8.3.7.4 数控振荡器 (NCO)
      8. 8.3.8 数字接口
        1. 8.3.8.1 并行 LVDS (SDR) - 默认
        2. 8.3.8.2 并行 LVDS (DDR)
        3. 8.3.8.3 具有抽取功能的 SLVDS
          1. 8.3.8.3.1 SLVDS - 状态位插入
        4. 8.3.8.4 输出数据格式
        5. 8.3.8.5 32 位输出分辨率
        6. 8.3.8.6 输出扰频器
        7. 8.3.8.7 输出 MUX
        8. 8.3.8.8 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 初始化设置
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

8.5.6 寄存器说明

图 8-72 寄存器 0x025
7 6 5 4 3 2 1 0
0 0 0 CFG RDY 0 0 0 0
表 8-18 寄存器 0x025 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
0 CFG RDY R/W 0 该位指示硬件复位后内部保险丝加载的状态。
0：保险丝加载未完成
1：保险丝已加载并应用，器件已准备好进行编程。
3-0 0 R/W 0 必须写入 0
图 8-73 寄存器 0x100
7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 复位
表 8-19 寄存器 0x100 字段说明
位 字段 类型 复位 说明
7-1 0 R/W 0 必须写入 0
0 复位 R/W 0 该位会将所有内部寄存器复位为默认值并自行清零。
图 8-74 寄存器 0x101
7 6 5 4 3 2 1 0
0 0 0 GBL PDN 0 0 0 0
表 8-20 寄存器 0x101 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
4 GBL PDN R/W 0 全局断电。该位使整个器件断电。该功能也可以使用 GPIO 引脚来实现。

0：正常运行
1：器件处于全局断电模式下
3-0 0 R/W 0 必须写入 0
图 8-75 寄存器 0x102
7 6 5 4 3 2 1 0
0 SYSREF DET CLR 0 0 0 0 0 0
表 8-21 寄存器 0x102 字段说明
位 字段 类型 复位 说明
7 0 R/W 0 必须写入 0
6 SYSREF DET CLR R/W 0 该位复位 SYSREF DET 标志（0x140，D6）

0：正常运行
1：SYSREF DET 标志复位。
5-0 0 R/W 0 必须写入 0
图 8-76 寄存器 0x104
7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 CHA TERM
表 8-22 寄存器 0x104 字段说明
位 字段 类型 复位 说明
7-1 0 R/W 0 必须写入 0
0 CHA TERM R/W 0 ChA 内部端接。该位设置通道 A 上的内部端接。
0：100Ω 差分端接
1：200Ω 差分端接
表 8-23 寄存器 0x10A
7 6 5 4 3 2 1 0
0 0 0 0 0 OVR CLR OVR STICKY
表 8-24 寄存器 0x10A 字段说明
位 字段 类型 复位 说明
7-3 0 R/W 0 必须写入 0
2-1 OVR CLR R/W 0 这对于清除粘滞位很有用。将值设置为 0x2 会清除粘滞 OVR
0 OVR STICKY R/W 0 该位将 OVR 设置为粘滞位。
0：OVR 不是粘滞位（基于 <OVR LENGTH> 进行更新）
1：OVR 是粘滞位（使用 <OVR CLR> 进行复位）
表 8-25 寄存器 0x10B
7 6 5 4 3 2 1 0
OVR LENGTH
表 8-26 寄存器 0x10B 字段说明
位 字段 类型 复位 说明
7-0 OVR LENGTH R/W 0 这个控制 OVR 脉冲扩展。该字段根据时钟周期数来指定扩展宽度。例如，0x0F 将 OVR 长度设置为 16 个时钟周期。
图 8-77 寄存器 0x110
7 6 5 4 3 2 1 0
LVDS TERM 0 LVDS ½ 摆幅 0 0 SDR/DDR 0 0
表 8-27 寄存器 0x110 字段说明
位 字段 类型 复位 说明
7 LVDS TERM R/W 0 该位配置 LVDS 端接电阻。设置该位将启用 100Ω 端接。默认端接电阻为 50Ω
6 0 R/W 0 必须写入 0
5 LVDS ½ 摆幅 R/W 0 该位将 LVDS 输出摆幅降低 50% 以节省功耗。
0：正常输出摆幅
1：减小输出摆幅
4-3 0 R/W 0 必须写入 0
2 SDR/DDR R/W 1 该位配置并行 LVDS 输出接口。仅输出单个通道时，可以启用 SDR LVDS。
0：DDR LVDS
1：SDR LVDS
1-0 0 R/W 0 必须写入 0
图 8-78 寄存器 0x111/0x112
7 6 5 4 3 2 1 0
LVDS DATA INV [7:0]
LVDS DATA INV [15:8]
表 8-28 寄存器 0x111/0x112 字段说明
位 字段 类型 复位 说明
7-0 LVDS DATA INV [15:0] R/W 0 这些位允许反转各个 LVDS 输出通道的极性，如表 8-29 所示。
0：极性如引脚图所示。
1：极性反转
表 8-29 LVDS 数据反转寄存器通道分配
寄存器地址 0x112 0x111
寄存器位 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LVDS 输出通道 8 9 10 11 12 13 14 15 7 6 5 4 3 2 1 0
图 8-79 寄存器 0x113/0x114
7 6 5 4 3 2 1 0
LVDS PDN [14:8] 0
0 0 0 0 0 0 0 LVDS PDN [15]
表 8-30 寄存器 0x113/0x114 字段说明
位 字段 类型 复位 说明
7-0 LVDS PDN [15:8] R/W 0 这些寄存器位可以通过 LVDS 引脚关断各个 LVDS 输出通道，使其进入高阻抗状态（例如 0x113 (D7) 会将输出通道 14 断电）。其余 LVDS 通道 (0-7) 断电寄存器位于寄存器 0x691/0x692 中。
0：正常运行
1：LVDS 输出通道断电
7-0 0 R/W 0 必须写入 0
图 8-80 寄存器 0x115
7 6 5 4 3 2 1 0
0 0 0 0 FCLK DC FCLK DIS 0 LVDS SCR EN
表 8-31 寄存器 0x115 字段说明
位 字段 类型 复位 说明
7-4 0 R/W 0 必须写入 0
3 FCLK DC R/W 0 该位允许调整 FCLK 占空比。
0：在输出采样开始时，FCLK 会在一个 DCLK 周期内保持高电平
1：FCLK 在输出采样的 50% 时间内保持高电平
2 FCLK DIS R/W 0 该位禁用输出 FCLK。FCLK 在通道 DOUT0 上传输。在使用所有 16 个通道的抽取模式下，FCLK 会取代 LSB。
0：FCLK 取代 LSB 数据，并在 DOUT0 上发送
1：FCLK 被禁用，并且 LSB 数据在 DOUT0 上发送。
1 0 R/W 0 必须写入 0
0 0 R/W 0 必须写入 0
图 8-81 寄存器 0x116
7 6 5 4 3 2 1 0
LVDS MUX EN LVDS 交换上升/下降 0 0 0 LVDS SCR
表 8-32 寄存器 0x116 字段说明
位 字段 类型 复位 说明
7 LVDS MUX EN R/W 0 该位启用寄存器 0x117..0x11E 中的 LVDS 输出多路复用器。
0：LVDS 输出多路复用器禁用
1：LVDS 输出多路复用器启用
6 LVDS 交换上升/下降 R/W 0 该位交换在 DCLK 的上升沿和下降沿传输的输出数据位。
0：正常运行
1：交换上升沿和下降沿的输出位。
5-3 0 R/W 0 必须写入 0
2-0 LVDS SCR R/W 0 该字段控制输出数据上的扰频和 LSB 插入配置
000：默认操作
001：数据与 PRBS 位进行异或运算。此 PRBS 插入到 LSB 位置。PRBS 由较大的 LFSR 生成，可以在所有实际场景中视为随机
010：OVR 插入 LSB 位置
011：OVR 插入 LSB+1 位置
100：数据与 PRBS 位进行异或运算，而 PRBS 插入 LSB+1 位置
101：OVR 插入 LSB+1 位置，而 PRBS 插入 LSB 位置。数据与 PRBS 进行异或运算
110：OVR 插入 LSB+2 位置，而 PRBS 插入 LSB+1 位置。数据与 PRBS 进行异或运算
111：未使用
图 8-82 寄存器 0x117...0x11E
7 6 5 4 3 2 1 0
DOUT1/3/5/7/9/11/13/15 MUX DOUT0/2/4/6/8/10/12/14 MUX
表 8-33 寄存器 0x117...0x11E 字段说明
位 字段 类型 复位 说明
7-4 DOUT1/3/5/7/9/11/13/15 MUX R/W 0000 这些位配置各个输出通道的数据总线分配。
0000：LVDS 通道 DOUTx 传输内部数字总线通道 DIG0 的数据
0001：LVDS 通道 DOUTx 传输内部数字总线通道 DIG1 的数据
...
1111：LVDS 通道 DOUTx 传输内部数字总线通道 DIG15 的数据
3-0 DOUT0/2/4/6/8/10/12/14 MUX R/W 0000
图 8-83 寄存器 0x132
7 6 5 4 3 2 1 0
HIGH FIN 0 0 0 0 0 0 0
表 8-34 寄存器 0x132 字段说明
位 字段 类型 复位 说明
7 HIGH FIN R/W 0 必须设置该位，才能在输入频率大于 500MHz 时实现出色交流性能
0：输入频率 < 500MHz
1：输入频率 > 500MHz
6-0 0 R/W 0 必须写入 0
图 8-84 寄存器 0x140
7 6 5 4 3 2 1 0
0 SYSREF EN SYSREF OR SYSREF X5 SYSREF X4 SYSREF X3 SYSREF X2 SYSREF X1
表 8-35 寄存器 0x140 字段说明
位 字段 类型 复位 说明
7 0 R/W 0 必须写入 0
6 SYSREF DET R/W 0 该寄存器指示是否检测到 SYSREF 信号。检测到该信号时，该位保持高电平，直到该位复位（0x102，D6）或发出器件复位。
0：未检测到 SYSREF 信号
1：检测到 SYSREF 信号
5 SYSREF OR R/W 0

该位是五个 SYSREF XOR 标志进行逻辑或运算的输出。
0：SYSREF 标志未触发
1：五个 SYSREF XOR 标志之一触发。
4-0 SYSREF X5..X1 R/W 0

这些位是 SYSREF 窗口监控电路的 XOR 标志。采样时钟下降沿用于捕获 SYSREF 信号。如果 SYSREF 信号转换在 SYSREF 采集的 -60/+140ps 内发生，则会触发相应的 XOR 标志。这些位在每个 SYSREF 上升沿更新。
X1: SYSREF 将采样时钟提前 20ps 至 60ps
X2：SYSREF 将采样时钟提前 20ps 至 0ps，或 SYSREF 将采样时钟滞后 0ps 至 20ps
X3：SYSREF 将采样时钟滞后高达 20ps 至 60ps
X4：SYSREF 将采样时钟滞后 60ps 至100ps
X5：SYSREF 将采样时钟滞后 100ps 至 140ps
0：未检测到 SYSREF 转换
1：在给定窗口内检测到 SYSREF 转换
图 8-85 寄存器 0x146
7 6 5 4 3 2 1 0
0 0 0 GPIO 配置
表 8-36 寄存器 0x146 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
4-0 GPIO 配置 R/W 0 这些寄存器位配置两个 GPIO 引脚的功能，如表 8-37 所示。
表 8-37 GPIO 引脚配置
GPIO 配置 GPIO1 GPIO0
00000 未使用 SYSREF
00011 全局断电 SYSREF
00100 外部基准 SYSREF
00101 NCO SWITCH1 NCO SWITCH0
01000 未使用 SYSREF
01001 OVR CHA SYSREF
01010 未使用 全局断电
01011 OVR CHA 全局断电
10010 未使用 OVR CHA
所有其他 未使用
图 8-86 寄存器 0x14A
7 6 5 4 3 2 1 0
0 0 0 PATTERN CLK 0 TEST PATTERN
表 8-38 寄存器 0x14A 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
4 PATTERN CLK R/W 0 这个控制图形信号发生器的时钟。设置该位会将图形发生器时钟切换到抽取时钟。
3 0 R/W 0 必须写入 0
2-0 TEST PATTERN R/W 0 此字段控制注入的图形类型。默认值为 0，表示图形发生器已关闭。生成的图形为 20 位宽。在 16 位分辨率模式下，会发送图形模式的 MSB 16 位。在 32 位分辨率模式下，会给生成的图形填充 12 个零位并将其发送出去。
000：测试图形禁用
001：斜坡图形，步长为 1（在 20 位级别上，相当于在 16 位级别上为 1/16）
010：斜坡图形，且步长值由 CUSTOM PATTERN 设置。例如，若要在 16 位模式下配置单位步长的斜坡图形，必须将 CUSTOM PATTERN 设置为 0x010
011：未使用
100：由 CUSTOM PATTERN 设置的静态图形
101：图形在 CUSTOM PATTERN 和 CUSTOM PATTERN 的反转之间切换
110：图形在 CUSTOM PATTERN 和 0 之间切换
111：未使用
图 8-87 寄存器 0x14B/0x14C/0x14D
7 6 5 4 3 2 1 0
CUSTOM PATTERN [7:0]
CUSTOM PATTERN [15:8]
0 0 0 0 CUSTOM PATTERN [19:16]
表 8-39 寄存器 0x14B/0x14C/0x14D 字段说明
位 字段 类型 复位 说明
7-0 CUSTOM PATTERN [19:0] R/W 0 该字段控制图形发生器。这个根据 TEST PATTERN 设置控制不同的功能
图 8-88 寄存器 0x15B
7 6 5 4 3 2 1 0
DIGITAL GAIN CHA [7:0]
表 8-40 寄存器 0x15B 字段说明
位 字段 类型 复位 说明
7-0 DIGITAL GAIN CHA [7:0] R/W 0 该寄存器控制通道 A 的数字增益，其值为二进制补码格式。最大增益为 6dB (20 x log (1+(DIGITAL GAIN CHA / 128)))。
图 8-89 寄存器 0x160
7 6 5 4 3 2 1 0
0 0 0 0 0 SPI SYSREF SYSREF MODE
表 8-41 寄存器 0x160 字段说明
位 字段 类型 复位 说明
7-3 0 R/W 0 必须写入 0
2 SPI SYSREF R/W 0 必须写入 0
1-0 SYSREF MODE R/W 0 这可控制全局 SYSREF 屏蔽
00：传递所有 SYSREF 脉冲
01：传递第一个 SYSREF 脉冲并选通后续脉冲
10：选通所有 SYSREF 脉冲
11：发出新的 SYSREF 脉冲。当状态转换为 11 时，发出脉冲
图 8-90 寄存器 0x161
7 6 5 4 3 2 1 0
LVDS SYSREF MASK DEC SYSREF MASK NCO SYSREF MASK TIMER SYSREF MASK
表 8-42 寄存器 0x161 字段说明
位 字段 类型 复位 说明
7-6 LVDS SYSREF MASK R/W 0 这个控制进入 LVDS 块的 SYSREF 脉冲。默认设置为 0，并传递所有 SYSREF 脉冲。
00：传递所有 SYSREF 脉冲
01：传递第一个 SYSREF 脉冲并选通后续脉冲
10：选通所有 SYSREF 脉冲
11：发出新的 SYSREF 脉冲。当状态转换为 11 时，发出脉冲
5-4 DDC SYSREF MASK R/W 0 这个控制 DDC 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
3-2 NCO SYSREF MASK R/W 0 这个控制 NCO 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
1-0 TIMER SYSREF MASK R/W 0 这个控制 TIMER 块的 SYSREF 脉冲。值和功能的映射与 LVDS SYSREF MASK 相同
图 8-91 寄存器 0x162
7 6 5 4 3 2 1 0
SYSREF TIME STAMP 0 6dB GAIN OVERRIDE COMPLEX DDC EN OUTPUT RES 输出格式
表 8-43 寄存器 0x162 字段说明
位 字段 类型 复位 说明
7-6 SYSREF TIME STAMP R/W 0 将此字段设置为 0x3 可以允许 SYSREF 取代 LSB。OVR_ON_LSB 设置优先
5 0 R/W 0 必须写入 0
4-3 6dB GAIN OVERRIDE R/W 0 该字段控制 DDC 的 6dB 增益设置。默认情况下，复数 DDC 模式下会应用 6dB 增益。不管 DDC 模式如何，将此设置为 0x3 都会强制在 DDC 输出上增加 6dB 增益。无论 DDC 模式如何，将此设置为 0x2 都会强制增加单位增益。
2 COMPLEX DDC EN R/W 0 该位为所有 DDC 启用复数抽取。抽取因子在 0x167..0x169 中设置
0：实数抽取
1：复数抽取
1 OUTPUT RES R/W 0

该位将输出分辨率从 14 位（DDC 旁路）/16 位 (DDC) 增加到 32 位。


0：14/16 位输出分辨率
1：32 位输出分辨率
0 输出格式 R/W 0 该位选择输出格式
0：输出格式为二进制补码
1：输出格式为偏移二进制
图 8-92 寄存器 0x163
7 6 5 4 3 2 1 0
DDC3 MUX DDC2 MUX DDC1 MUX DDC0 MUX
表 8-44 寄存器 0x163 字段说明
位 字段 类型 复位 说明
7-6 DDC3 MUX R/W 0 这些寄存器位设置各个抽取滤波器的输入数据源。
00：未连接
01：通道 A
其他：未使用
5-4 DDC2 MUX R/W 0 这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 A
01：未连接
其他：未使用
3-2 DDC1 MUX R/W 0 这些寄存器位设置各个抽取滤波器的输入数据源。
00：未连接
01：通道 A
其他：未使用
1-0 DDC0 MUX R/W 0 这些寄存器位设置各个抽取滤波器的输入数据源。
00：通道 A
01：未连接
其他：未使用
图 8-93 寄存器 0x164
7 6 5 4 3 2 1 0
NCO3 UPDATE NCO2 UPDATE NCO1 UPDATE NCO0 UPDATE SEL NEG IM 0 0 NCO MODE
表 8-45 寄存器 0x164 字段说明
位 字段 类型 复位 说明
7 NCO3 UPDATE R/W 0 当这些寄存器位从“0”变为“1”时，会更新相应 NCO 的四个 NCO 频率。
6 NCO2 UPDATE R/W 0
5 NCO1 UPDATE R/W 0
4 NCO0 UPDATE R/W 0
3 SEL NEG IM R/W 0 此字段控制负频率图像的选择，仅适用于 COMPLEX DDC 模型。
2-1 0 R/W 0 必须写入 0
0 NCO MODE R/W 0 该寄存器用于配置 NCO 的工作模式。
0：相位连续
1：无限相位相干
图 8-94 寄存器 0x165
7 6 5 4 3 2 1 0
0 0 0 LOW LATENCY EN 0 DIS NCO AUTO UPDATE NCO SEL EN NCO COMMON UPDATE
表 8-46 寄存器 0x165 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
4 LOW LATENCY EN R/W 0 该位通过绕过所有数字功能来启用低延迟模式。
0：正常运行
1：启用低延迟模式
3 0 R/W 0 必须写入 0
2 DIS NCO AUTO UPDATE R/W 0 该寄存器位在使用 GPIO 引脚切换 NCO 时禁用自动更新
0：正常运行
1：自动开关禁用
1 NCO SEL EN R/W 0 该位支持通过 SPI 寄存器 0x166 而不是 GPIO 引脚选择 NCO 频率。
0：通过 GPIO 引脚选择 NCO 频率
1：通过寄存器 0x166选择 NCO 频率。
0 NCO COMMON UPDATE R/W 0 当该寄存器位从“0”变为“1”时，会更新所有 NCO 的四个 NCO 频率。
图 8-95 寄存器 0x166
7 6 5 4 3 2 1 0
DDC3 NCO SEL DDC2 NCO SEL DDC1 NCO SEL DDC0 NCO SEL
表 8-47 寄存器 0x166 字段说明
位 字段 类型 复位 说明
7-6 DDC3 NCO SEL R/W 0 这些位选择 4 个频率中的哪一个在相应的 DDC/NCO 中有效。同时还必须设置寄存器 0x165 (D1) 中的 <NCO SEL EN> 位。
5-4 DDC2 NCO SEL R/W 0
3-2 DDC1 NCO SEL R/W 0
1-0 DDC0 NCO SEL R/W 0
图 8-96 寄存器 0x167/168
7 6 5 4 3 2 1 0
DDC1/3 DECIMATION DDC0/2 DECIMATION
表 8-48 寄存器 0x167/0x168 字段说明
位 字段 类型 复位 说明
7-4 DDC1/3 DECIMATION R/W 0 当使用不等的抽取因子时，这些位为相应的 DDC 设置抽取滤波器因子。同时还必须设置寄存器 0x169 (D7) 中的寄存器 <UNEQUAL DECIMATION>。
0000：DDC 旁路
0001：/2 抽取
0010：/4 抽取
...
1110：/16384 抽取
1111：/32768 抽取
3-0 DDC0/2 DECIMATION R/W 0
图 8-97 寄存器 0x169
7 6 5 4 3 2 1 0
UNEQUAL DECIMATION 0 DDC 数量 抽取（常见）
表 8-49 寄存器 0x169 字段说明
位 字段 类型 复位 说明
7 UNEQUAL DECIMATION R/W 0 该位使 DDC0..3 配置能够具有不等的抽取因子。
0：所有 DDC 使用公共抽取因子
1：不等的抽取因子
6 0 R/W 0 必须写入 0
5-4 DDC 数量 R/W 00 该寄存器用于配置有效 DDC 的数量
00：双 DDC 模式
01：四 DDC 模式
10：单 DDC 模式
11：未使用
3-0 抽取（常见） R/W 0000 该寄存器位设置所有有效 DDC 的抽取滤波器因子。
0000：DDC 旁路
0001：/2 抽取
0010：/4 抽取
...
1110：/16384 抽取
1111：/32768 抽取
图 8-98 寄存器 0x16B
7 6 5 4 3 2 1 0
0 0 0 UPDATE NYQUIST ZONE 0 NYQUIST ZONE
表 8-50 寄存器 0x16B 字段说明
位 字段 类型 复位 说明
7-5 0 R/W 0 必须写入 0
4 UPDATE NYQUIST ZONE R/W 0 如果已编程，该字段必须在奈奎斯特区域之后进行脉冲操作。当该位从 0 变为 1 时，会将 NYQUIST ZONE 字段复制到内部寄存器。
3 0 R/W 0 必须写入 0
2-0 NYQUIST ZONE R/W 000 该字段控制奈奎斯特工作区域。器件的内部校准取决于所采样信号的奈奎斯特区域。必须根据奈奎斯特工作区域对该字段进行编程
000：第一个奈奎斯特区域（从 0 到 Fs/2）
001：第二个奈奎斯特区域（从 Fs/2 到 Fs）
010：第三个奈奎斯特区域（从 Fs 到 3Fs/2）
011：第四个奈奎斯特区域（从 3Fs/2 到 2Fs）
100：第五个奈奎斯特区域（从 2Fs 到 5Fs/2）
101：第六个奈奎斯特区域（从 5Fs/2 到 3Fs）
110、111：未使用
图 8-99 寄存器 0x200..0x2DF
7 6 5 4 3 2 1 0
DDCx NCO FREQUENCYy [48:0]
DDCx NCO PHASEy [15:0]
表 8-51 寄存器 0x200..0x2DF 字段说明
位 字段 类型 复位 说明
7-0 DDCx NCO FREQUENCYy [48:0] R/W 0 这些寄存器位配置四个 DDC/NCO 的 48 位频率字。格式为小端字节序。
7-0 DDCx NCO PHASEy [15:0] R/W 0 这些寄存器位配置四个 DDC/NCO 的四个频率字的起始相位。格式为小端字节序。相位值为：90°/<16 位寄存器>
图 8-100 寄存器 0x590
7 6 5 4 3 2 1 0
0 0 0 0 0 0 ENABLE DCLK DIVIDER 0
表 8-52 寄存器 0x590 字段说明
位 字段 类型 复位 说明
7-2 0 R/W 0 必须写入 0
1 ENABLE DCLK DIVIDER R/W 0 该位设置后可启用 DCLK 分频器。对于高抽取因子，当 LVDS 的位时钟比 ADC 时钟慢时，需要执行此操作。
图 8-101 寄存器 0x691/0x692
7 6 5 4 3 2 1 0
LVDS PDN [5:7] DCLK PDN 0 0 0 0
0 0 0 LVDS PDN [0:4]
表 8-53 寄存器 0x691/0x692 字段说明
位 字段 类型 复位 说明
7-0 LVDS PDN [0:7] R/W 0 这些寄存器位在 LVDS 引脚处于高阻抗状态时使各个 LVDS 输出通道断电，如表 8-54 所示。其余 LVDS 总线断电寄存器位于寄存器 0x113/0x114 中。
0：正常运行
1：LVDS 输出通道断电
4 DCLK PDN R/W 0 该位使 LVDS 输出时钟断电。
0：正常运行
1：DCLK 断电
表 8-54 LVDS 断电寄存器通道分配
寄存器地址 0x113 0x114 0x691 0x692
寄存器位 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LVDS 输出通道 14 13 12 11 10 9 8 15 5 6 7 0 1 2 3 4