ZHCSXE4 November   2024 SN74AC3G99-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 组合逻辑配置
    4. 7.4 特性说明
      1. 7.4.1 平衡 CMOS 三态输出
      2. 7.4.2 CMOS 施密特触发输入
      3. 7.4.3 可润湿侧翼
      4. 7.4.4 钳位二极管结构
    5. 7.5 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

3 说明

SN74AC3G99-Q1 器件包含三个具有三态输出的独立可配置逻辑门。每个门有四个输入并执行布尔函数 Y = (A•C+B•C)⊕D。所有输入均包括施密特触发，消除了由边沿变化缓慢或高噪声输入信号导致的任何错误数据输出。

器件信息
器件型号 封装(1) 封装尺寸(2) 本体尺寸(3)
SN74AC3G99-Q1 DGS（VSSOP，20） 7.2mm × 7.8mm 7.2mm × 5.3mm
PW（TSSOP，20） 6.5mm × 6.4mm 6.5mm × 4.4mm
RKS（VQFN，20） 4.5mm × 2.5mm 4.5mm × 2.5mm
(1) 有关更多信息，请参阅节 11。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。
SN74AC3G99-Q1 功能图功能图