ZHCSWT1J August 1995 – April 2025 SN54ACT74 , SN74ACT74
PRODUCTION DATA
预设 (PRE) 或清零 (CLR) 输入端的低电平将会设置或重置输出,而不受其他输入端的电平的影响。当 PRE 和 CLR 处于非活动状态(高电平)时,数据 (D) 输入处满足设置时间要求的数据将传输到时钟脉冲正向边沿上的输出处。时钟触发出现在一个特定电压电平上,并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后,如果更改 D 处的数据,不会影响输出端的电平。