ZHCSWH4 May   2024 SN74LVC166A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序特性
    7.     13
    8. 5.7 开关特性
    9. 5.8 噪声特性
    10. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 推挽式输出
      2. 7.3.2 锁存逻辑
      3. 7.3.3 局部断电 (Ioff)
      4. 7.3.4 标准 CMOS 输入
      5. 7.3.5 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

4 引脚配置和功能

SN74LVC166A BQB 封装，16 引脚 WQFN（顶视图）图 4-1 BQB 封装，16 引脚 WQFN（顶视图）
SN74LVC166A D 或 PW 封装，16 引脚 SOIC 或 TSSOP（顶视图）图 4-2 D 或 PW 封装，16 引脚 SOIC 或 TSSOP（顶视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
SER 1 I 串行数据输入
A 2 I 并行输入 A
B 3 I 并行输入 B
C 4 I 并行输入 C
D 5 I 并行输入 D
CLK INH 6 I 时钟抑制输入
CLK 7 I 时钟输入
GND 8 G 接地
CLR 9 I 通道 2 时钟，上升沿触发
E 10 O 并行输入 E
F 11 I 并行输入 F
G 12 I 并行输入 G
QH 13 I 串行输出
H 14 I 并行输入 H
SH/LD 15 I 在输入为高电平时启用移位，在输入为低电平时启用加载数据
VCC 16 P 正电源
散热焊盘(2) — 散热焊盘可连接到 GND 或悬空。请勿连接到任何其他信号或电源。
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 地，P = 电源。
(2) 仅限 BQB 封装