ZHCSVO6A March   2024  – December 2024 SN74AHC240-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 噪声特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 三态输出
      2. 7.3.2 标准 CMOS 输入
      3. 7.3.3 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6 参数测量信息

对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供：PRR ≤ 1MHz，ZO = 50Ω，tt < 2.5ns。

输出单独测量，每次测量一个输入转换。

测试 S1 S2 RL CL ΔV VCC
tPLH、tPHL 断开 断开 — 15pF、50pF — 全部
tPLZ、tPZL 闭合 断开 1kΩ 15pF、50pF 0.15V ≤ 2.5V
tPHZ，tPZH 断开 闭合 1kΩ 15pF、50pF 0.15V ≤ 2.5V
tPLZ、tPZL 闭合 断开 1kΩ 15pF、50pF 0.3V > 2.5V
tPHZ，tPZH 断开 闭合 1kΩ 15pF、50pF 0.3V > 2.5V

SN74AHC240-Q1 三态输出的负载电路
(1) CL 包括探头和测试夹具电容。
图 6-1 三态输出的负载电路
SN74AHC240-Q1 电压波形传播延迟
(3) tPZL 和 tPZH 之间的较大者与 ten 相同。
(4) tPLZ 和 tPHZ 之间的较大者与 tdis 相同。
图 6-3 电压波形传播延迟
SN74AHC240-Q1 电压波形传播延迟
(1) tPLH 和 tPHL 之间的较大者与 tpd 相同。
图 6-2 电压波形传播延迟
SN74AHC240-Q1 电压波形，输入和输出转换时间
(1) tr 和 tf 之间的较大值与 tt 相同。
图 6-4 电压波形，输入和输出转换时间